3D NANDフラッシュメモリは、金属（シリコン窒化物、SiN）と酸化物（TEOS）の層（ティア）を交互に垂直に積み重ねることで構築されます。
多層3D NANDデバイスの製造における大きな課題は、ティアの曲がりとティアの崩壊です。これらの望ましくない状態は、複数の要因が組み合わさって発生する可能性があります。
SEMulator3D ® の仮想実験計画法（DOE）機能を使用することで、さまざまな実験条件下でのティア層の変位を測定することができました。SiN層と酸化物層の圧縮応力（単位面積あたりの力）と軸方向の歪みを低減し、それらを一致させることで、プロセスと歩留まりを最大限向上できることが分かりました。
3D NANDでは、金属層と酸化物層の数を増やすことで、より高いメモリ密度を実現できます。現在の量産段階では、交互に積み重ねられた層の高さは200層を超えており、まもなく300層を超えるでしょう。 1,2
3D NAND層スタックの製造は、シリコン窒化物（SiN）と酸化物（TEOS）の層を交互に堆積することで実現されます。これらの材料は階段状に積層され、階段領域にあるメモリワードラインへのアクセスを提供します。次に、高アスペクト比のコンタクトが層スタックを貫通してエッチングされ、アンダーアレイトランジスタに接続されます。その後、高アスペクト比のスリットエッチングによって層スタックはメモリブロックに分割されます。
次に、SiN層を選択的に除去し、導電性金属で置き換えます。SiNを置き換える前に、コンタクト（支持端）からスリット（非支持端）まで、従来の酸化物カンチレバーを形成します（図1a）。
図1a. コンタクト（左側の支持端）からスリット（右側の非支持端）まで、カンチレバーを形成します。図1b. 層崩壊のSEM画像。 3
3D NANDの設計と製造における大きな課題は、層状の曲がりと層状の崩壊です（図1b）。酸化物カンチレバーの層状の崩壊は、SiNと酸化物の固有の応力と歪み、SiN除去プロセス中の表面張力と濡れ面積、そしてカンチレバーの長さといった複数の要因が組み合わさって発生する可能性があります。
積層数が増えるにつれて、スリット底部のプロファイルがテーパー状になるため、積層の深層部ではカンチレバーのスパンが長くなります。200層3D NAND構造から300層構造に移行し、高アスペクト比のコンタクトエッチングと、89度の一定側壁傾斜を持つスリットエッチングを使用すると、カンチレバーの長さは550nmから700nmに増加します（図2）。
図2. 200層3D NANDと300層3D NANDのカンチレバー長さの比較。コンタクトエッチングおよびスリットエッチングの側壁の傾斜は 89 度です。
出典: 元記事を読む
※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。
内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。
順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。