2025年10月16日、TSMCは2025年7–9月期（第3四半期）決算で純利益452,300,000,000台湾ドルと過去最高を更新し、通期見通しを「USD建てで30％台半ば」の増収へ上方修正した。売上は989,920,000,000台湾ドル（約33.1bn米ドル）、グロスマージン59.5%、営業利益率50.6%。技術ミックスは3nm=23%、5nm=37%、7nm=14%（＝先端ノード74%）、プラットフォーム別はHPC 57%、スマートフォン30%が二大軸だ。
前期・前年との比較でみると、売上は前期比約10%増（USD建て）／前年比約41%増、純利益は前年比約39%増となった。会社が同日に示した10–12月期（Q4）ガイダンスは32.2–33.4bn米ドル／Gross 59–61%。売上ミッドポイントは前期比約1%減ながら、高マージン帯を維持している。本稿は、TSMCの2025年の状況を振り返り、その今後を推察する。
先端ノード74%／HPC57%が利益率を押し上げ
2025年Q3のTSMCは、売上989.92bn台湾ドル、Gross 59.5%、Operating 50.6%。技術ミックスは3nm=23%、5nm=37%、7nm=14%で“先端ノード74%”が定着した。プラットフォーム別にみると、HPC 57%／スマートフォン30%／IoT5%／オート5%／DCE1%。N3E/N3Pの歩留まり学習とSKU多様化、およびHPC向けダイ大型化が、台数×ミックスの両面でマージンを押し上げる。
2nm（N2プロセス）の量産近づく
N2はTSMC初のGAA（Gate-All-Around）ナノシートを採用し、2025年後半量産が会社計画の中核だ。TSMCはナノシートトランジスタ構造を採用したN2プロセス立ち上がりの収益性に自信を示し、ライブラリ成熟・EUVショット効率・設計エコシステムでN3世代からの改善を積み上げる姿勢を明確にしている。
加えて留意すべきは、BSPDN（背面給電）はアーキテクチャとナノシートトランジスタを初めて組み合わせるA16プロセスで本格実装する二段階最適化というロードマップである。以下にポイントを箇条書きにしておく。
• 段階1：N2＝GAA
チャネル制御の自由度を高め、オン電流とリークの両立を図る。配線長短縮やセル・ルールの最適化がPPA改善に寄与。
• 段階2：A16＝BSPDN（Super Power Rail）
電源と信号を物理分離し、電源経路短縮→IRドロップ低減→EMマージン確保。浮いた配線資源をタイミングクリティカルな信号へ再配分する。
設計—実装—材料—検査をひとつの流れに
AIサーバーの供給の足を引っ張るのは、露光・エッチングなどの前工程だけによるものではない。実際のボトルネックは、HBMと連動する大規模2.5D/3D実装（CoWoS／SoIC）のキャパシティと歩留まり、そして材料・基板を含むリードタイムによることが大きい。
2025年初頭には主要顧客サイドから「先端パッケージのニーズ質的変化」が明確化しており、CoWoS-Lなどの派生やインターポーザ大型化／RDL段数高度化／FC-BGAの高多層化が一段と進むシグナルとなった（当該発言は1月16日のCEOコメント）。
この構造の下では、ファウンドリ—OSAT—材料—基板の全体最適化がPPA（性能・電力・面積）と総保有コストを同時に左右する。TSMCは2025年CapExの10–20%を先端パッケージ等に配分し、CoWoS/SoICのタクト短縮と品質安定化へ継続投資。このように、設計—実装—材料—検査をひとつの流れにする企業が勝者になりやすい。
グロスマージン1〜2%の低下をアリゾナ第3工場がカバー？
地理的に拠点を分散することと、顧客の近くに拠点を作ることは、安全供給や供給の連続性という観点では合理的と言える。しかし、コスト構造面からみると、少々の低下は避けがたい。TSMCは2025年通年で海外Fabによるグロスマージン1–2%の低下を見込み、今後数年は初期2–3%→後期3–4%の低下を想定する。差分の主因は量産規模・労務費・サプライヤ網・公共料金などの立地特性で、スケールと運営改善で段階的に吸収していく方針だ。
米国では2025年4月30日、アリゾナ第3工場の建設開始が報じられ、2nm/1.6nm級を含むギガファブ・クラスタ化が進む。欧州・日本の拠点も含め、「どこで作るか」が「何を作れるか（品質・歩留まり）」に直結する時代に入った。分散の便益（地政・顧客対応）と、原価上昇／立ち上げ歩留まり差という現実を収益モデルに織り込むマネジメントが問われる。
HPCは横ばい、スマホは前四半期比19%増で回復
HPC（ハイパフォーマンスコンピューティング）は57%で横ばい基調、スマートフォンは前四半期比約19%増で30%まで回復した。3nmは、3nmプロセス「N3E/N3P」の成熟で23%へ比率が上昇し、台数×ミックスの相乗がトップラインとマージンを押し上げる。
N2世代ではスマートフォンとHPCの同時テープアウトが見込まれ、製品多様性×量による歩留まり学習の加速が期待される。A16をBSPDN化した量産が控える2026年後半に向け、HPC・AIアクセラレータの導入速度はこのまま維持される公算が大きい。鍵は引き続き先端パッケージ能力の確保であり、HBM供給／基板高多層化／熱設計（TIM・アンダーフィル・ヒートスプレッダ）の“合わせ技”でシステム総所有コスト最小化を狙う。
設計×実装×サプライヤの歩留まりをひとつに最適化する企業が勝者に
2025年のTSMCは、40–42bn米ドルのCapEx（先端パッケージ等10–20%）をテコに「先端ロジック（N2）×先端パッケージ（CoWoS/SoIC）」という二重の制約に正面から取り組んだ年だった。さらに2026年後半には、A16のBSPDN化が控えており、GAA×BSPDN×先端パッケージという“3点セット”で消費電力、性能、シリコン面積の最適化を次の段階へ押し上げる目論見が見える。
当面の焦点は二つ。第一に、N2のGAA量産でチャネル制御・リーク・駆動力を詰め、歩留まり学習の流れを速められるか。第二に、A16の「BSPDN」本格化で配電網の再配置→IR/EMマージン確保→配線資源の再配分をやり切り、信号遅延の壁を超えられるかだ。
この競争で勝つのは、設計（配電網・セル）×実装（HBM／基板／材料）×サプライヤ（OSAT・材料）の歩留まりを“ひとつの最適化問題”として同時に進めることできる企業である。KPIを、量×歩留まり×信頼性の3本柱を高水準で安定化できるか——AIサーバー世代の総所有コスト改善は、その実装体制の良し悪しで決まるのである。
＊この記事は以下のサイトを参考に執筆しました。
参考リンク
- TSMC Reports Third Quarter EPS of NT$17.44
- Q3 2025 Earnings Call Transcript（TSMC IR）
- TSMC、25年売上高予想再び引き上げ（2025年10月16日）
- TSMC raises revenue forecast on bullish outlook for AI（2025年10月15日）
- Nvidia CEO says its advanced packaging needs are changing（2025年1月16日）
- TSMC、アリゾナ州で3番目の半導体工場建設開始（2025年4月30日）
- A16 Technology（TSMC／BSPDNの会社公開ページ）