ムーアの法則に従い、チップ製造プロセスは14nmから7nm、そして5nmへと継続的に進化してきました。TSMCは5nmプロセスにおいて大規模なブレークスルーを達成し始めたばかりでしたが、2nmプロセスにおいては既に大きな進歩を遂げており、1nmプロセスへの移行を進めていました。
台湾メディアは、TSMCが2nmプロセスにおいて社内で大きなブレークスルーを達成したと報じました。TSMCによると、理想的には2023年後半に2nmチップの小規模試作を開始し、順調に進めば2024年には量産開始が可能になる見込みです。
TSMCはまた、2nmプロセスにおけるブレークスルーにより競合他社との差がさらに広がる一方で、ムーアの法則に沿って1nm技術の開発も継続していくと述べています。
Apple、Qualcomm、NVIDIA、AMDといった顧客企業が、TSMCの2nmプロセスをいち早く採用すると予想されており、ムーアの法則はもはや時代遅れだという従来の結論を覆す可能性もある。
TSMCは非常に楽観的だが、物理法則によれば、チップ製造プロセスが限界に達すると、トンネル効果によりチップ内の電子は潜在能力を十分に発揮できなくなる。その結果、メーカーのコストは飛躍的に上昇する。
Samsungによると、5nmプロセス開発への投資額は4億8000万ドルに達したという。
TSMCは2nmプロセスにおいて、長年使用されてきたFinFET（フィン型電界効果トランジスタ）技術を放棄し、Samsungが3nmプロセスで採用を計画しているGAAFET（ゲート・オールアラウンド型電界効果トランジスタ）、別名ナノワイヤも使用しない。代わりに、TSMCはこれを「MBCFET」（マルチブリッジチャネル電界効果トランジスタ）、別名ナノシートへと拡張します。
GAAFETからMBCFETへ、ナノワイヤからナノシートへの移行は、2次元から3次元への飛躍と捉えることができ、回路制御の大幅な向上とリーク電流の低減につながります。新プロセスのコストは天文学的な額になるでしょう。サムスンはすでに5nmプロセス開発に約4億8000万ドルを投資しており、3nm GAAFETへの投資は5億ドルをはるかに超えるでしょう。
したがって、TSMCは2nmチップ開発において大きな進歩を遂げましたが、量産までにはまだ多くの問題を解決する必要があります。
出典: 元記事を読む
※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。
内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。
順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。