AIに注目が集まる中、その機能を支えるコアテクノロジーの一部を見落としがちです。NPU、GPU、そしてそれらを製造する企業については、多くの人が耳にするようになりましたが、これらの最先端のAIアクセラレーターの製造を可能にしている企業についてはどうでしょうか？
現代のチップ製造の複雑さ
ほとんどの人が気づいていませんが、チップ製造は非常に困難で、人類の最先端の成果を支えてきた科学的ブレークスルーと同等のレベルの技術革新が求められます。つまり、砂粒の1000分の1という小さな部品を製造するために、物理法則を曲げなければならないのです。しかも、それを非常に高い品質と一貫性で何百万回も繰り返すのです。さらに、GenAIワークロードが今日の最新チップに課す過大な要求により、課題はさらに厳しくなっています。
だからこそ、これらの高度なチップの製造を可能にする設備と技術を提供する企業は、私たち全員が体験し始めている高度な AI 機能を推進する上で重要な役割を果たしているのです。
エクサスケールコンピューティングの必要性、AI アクセラレータの速度を低下させる「メモリウォール」への対処、電力効率の向上、そしてこれらのチップで見られたムーアの法則のような進歩を維持するために必要なその他の問題といった技術的課題を克服するための彼らの努力がなければ、AI は今日のような状況にはなかったでしょう。特に、最終的に今日の最も強力な半導体チップとなるシリコンウエハーの加工を支援する、非常に複雑で高度な機械を製造する Lam Research のような組織は、AI のような大きな技術進歩において、あまり理解されていないものの、大きな役割を果たしています。
異種統合による次世代AIチップの構築
Lam Researchは、最新のチップを製造するための高精度で極めて複雑、そして長期間（多くの場合30日以上）にわたるプロセスにおいて、複数のタスクを実行する幅広い機器を製造しています。しかし、AIアクセラレータの時代においては、個々のチップが最も高性能であっても十分ではないことが判明しています。
最新のGPUやその他の高度なプロセッサは、異種統合と呼ばれるプロセスによって組み立てられています。これは、「チップレット」と呼ばれる複数の独立した要素をパッケージ化し、さらに高度な疑似SOC、つまりシステム・オン・チップ（SOCの一部の特性を模倣した高度なマルチチップパッケージ）にまとめるものです。一般的に高度なパッケージングと呼ばれるこれらの疑似SOCの製造を可能にする技術には、非常に高度な半導体製造が必要です。
極めて精密なコンポーネントスタッキング、チップ間接続、その他の主要技術により、これらのチップは複数の独立した処理要素、個別の接続要素、メモリなどを統合できます。最終的な目標は、可能な限り最も効果的かつ効率的なスペースと電力エンベロープ内で、最も強力で高性能なマルチチップパッケージを作成することです。
高度なパッケージング技術
個々のウェーハ処理と同様に、チップのパッケージングには複数のステップと複数の技術（およびアプローチ）が関与することがよくあります。さまざまなチップレットと他の要素を直接並べて接続するものもあれば、異なる部品を積み重ねるさまざまなスタッキング技術を使用するものもあります。いずれの場合も、パッケージングプロセスの重要な部分は、さまざまな要素間の接続を確立するためのパスを作成することです。これらの経路は、要素間の一種の「接着剤」として機能するフィルム層によって形成される場合もあれば、層間の物理的な橋渡しとなる金属のような材料で満たされた何百万もの小さな穴を形成する場合もあります。
Lam Research 社は、これらのコアパッケージング技術それぞれに対応する装置を開発しています。物理的なブリッジングタイプ（シリコン貫通ビアまたは TSV と呼ばれる）については、Lam 社は Syndion®、Striker® ALD、および SABRE® 3D ラインで製品を提供しています。各装置は、穴を作成するためのエッチング、ライニングと穴への新しい材料の注入のための堆積と充填、そして途中で行われる様々な洗浄プロセスなど、プロセスの異なる部分を実行します。
ラムリサーチ社のVECTOR® TEOS 3Dが先端パッケージングの信頼性を向上
同社の最新開発の一つに、ダイ・トゥ・ウェーハ・ハイブリッドボンディングと呼ばれる技術があります。これは、積層された様々な素子を接着するために使用されます。ラムリサーチ社の新型VECTOR® TEOS 3Dマシンは、技術的には誘電体ギャップフィルツールと呼ばれています。このマシンは、積層されたチップレット間のバッファとコネクタの両方の役割を果たす材料層を塗布します（具体的には、電気的絶縁と機械的安定性を提供する人工誘電体層です）。
このマシンの重要な特性の一つは、半導体製造の世界では厚い材料層と見なされる材料層を塗布できることです。この材料層は、20ミクロンから始まり、100ミクロン以上にまで拡張可能です。 （参考までに、チップ製造で使用される他の多くの薄膜堆積ツールは、厚さをサブミクロンから個々のミクロン単位で測定します。）
薄膜の厚さは、半導体製造の極めて精密な世界において信頼性にとって非常に重要と考えられています。なぜなら、薄膜の厚さによって積層された層間に隙間が生じなくなり、ひいては完全に機能するチップをより安定して製造できるからです。
VECTOR TEOS 3D は、薄膜の厚さに加えて、製造工程で反り始めた可能性のあるウェハを実質的に平坦化する機能も備えています。チップの積層の仕組み上、この反りの問題が発生する可能性は、積層されていない個々のチップの場合よりもはるかに高いことが判明しています。
その結果、高度なチップ製造に求められる極めて厳しい公差と精度を維持するために、このデボウプロセスは、現代のチップメーカーが求める高い歩留まりを維持するために不可欠な機能となっています。
VECTOR TEOS 3Dの最後の利点は、はるかに理解しやすいものです。クアッドチャンバー設計を採用しているため、4枚のウェーハを同時に処理でき、スループットが向上します。
半導体製造のイノベーションがAIの進歩を可能にする
あまり理解されていませんが、これまでに達成されたAIアクセラレーションの進歩は、それらを構築することを可能にした製造技術と深く結びついています。例えば、高帯域幅メモリ（HBM）などをGPUコアのすぐ横に統合することは、最新のAIアクセラレータのパフォーマンス、スケール、効率に大きな影響を与え、それが大規模言語モデル（LLM）やその他のAIアプリケーションにおける目覚ましい進歩の原動力となっています。
今後、Lam Researchが新しいVECTOR TEOS 3Dツールで行っているような3Dパッケージングの継続的な進歩が、これらの進歩をさらに推進していくことになるでしょう。半導体製造技術は、目に見えたり、理解したり、評価したりするのは容易ではないかもしれませんが、テクノロジー業界と社会の発展において非常に重要な役割を果たしています。
Bob O’Donnell氏は、テクノロジー業界と金融業界に戦略コンサルティングと市場調査サービスを提供する市場調査会社TECHnalysis Research, LLCの社長兼チーフアナリストです。Twitterで@bobodtechをフォローできます。
将来予想に関する記述に関する注意事項
本記事には、1995年米国証券民事訴訟改革法（Private Securities Litigation Reform Act of 1995）に定義される将来予想に関する記述が含まれています。将来予想に関する記述には、業界の需要動向と期待、将来の技術要件、ラム社の製品の性能、ラム社の研究開発の取り組みと優先事項など、歴史的事実に関する記述以外の記述が含まれます。将来予想に関する記述は、ラム社が米国証券取引委員会（SEC）に提出した書類に記載されているリスクと不確実性、具体的にはラム社のForm 10-Kによる年次報告書およびForm 10-Qによる四半期報告書に記載されているリスク要因など、実際の結果が表明された期待と大きく異なる可能性のあるリスクと不確実性の影響を受けます。将来予想に関する記述に過度に依存しないでください。本記事は第三者によって執筆されたものであり、ラム社は本記事内の記述について責任を負いません。ラムは将来予想に関するいかなる記述も更新する義務を負いません。
出典: 元記事を読む
※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。
内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。
順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。