今、半導体製造の最先端では「見えない欠陥」との戦いが熾烈を極めている――。
EUV(Extreme Ultraviolet:極端紫外線)リソグラフィは、波長13.5nm の極めて短い光を用いて、2nm 世代以降の微細な回路パターンを形成している。このように EUV の導入によって、より小さなトランジスタを高密度にチップ上に配置できるようになり、AIや高性能コンピューティングの性能を劇的に向上させる道が拓けたと言える。
しかし、光の波長が短くなればなるほど、製造上の精度要求も厳しくなる。わずか数 nm のズレが、製品不良や歩留まりの低下に直結するためだ。特に問題となるのが、マスクの欠陥、レジスト(感光剤)の変質、照明の歪みなど、目に見えないほど微小な異常である。
2025 年に米国・サンノゼで開催された半導体リソグラフィとパターニング技術に関する国際的なカンファレンス「SPIE AdvancedLithography + Patterning」では、こうした課題に挑む最新技術──「検査」と「補正」の最新技術が披露された。本稿では、KLA、ASML、Intel といった装置やチップ大手の取り組みを軸に、EUV量産時代に不可欠となる「欠陥制御」の進化を分かりやすく解説する。
業界の第一線で役立つ情報を、
無料会員限定で公開中。