AMD、TSMC 2nmプロセスで次世代EPYC CPU「Venice」の量産を開始

この記事を読むのにかかる時間： 4 分

この記事のポイント

• AMDは、TSMCの先進的な2nmプロセス技術を用いた次世代EPYC™ CPU「Venice」の量産を開始しました。
• 「Venice」は、TSMCの2nmプロセスで量産される業界初のHPC（高性能コンピューティング）製品となります。
• エージェントAIワークロードの需要増加が、AIインフラの迅速な展開を促進しています。
• AMDは、将来的に「Verano」と呼ばれる後続CPUで2nm製品ラインナップを拡大し、LPDDRメモリ統合を強化する予定です。

AMD、次世代EPYC CPU「Venice」の量産をTSMC 2nmプロセスで開始

AMD（NASDAQ: AMD）は本日、コードネーム「Venice」で知られる次世代AMD EPYC™ プロセッサーが、TSMCの先進的な2nmプロセス技術を用いて台湾で量産を開始したことを発表しました。将来的には、TSMCのアリゾナ工場でも量産を拡大する計画です。

このマイルストーンは、AMDのデータセンターCPUロードマップの着実な実行を示しており、次世代クラウド、エンタープライズ、AIインフラに必要なリーダーシップ性能とエネルギー効率の提供に向けた継続的な進歩を証明しています。「Venice」は、TSMCの先進的な2nmプロセス技術で量産を開始する業界初の高性能コンピューティング（HPC）製品です。

AIインフラの進化を加速するAMDとTSMCの連携

AMDのチェアマン兼CEOであるDr. Lisa Suは、「TSMCの2nmプロセス技術で『Venice』の量産を開始することは、次世代AIインフラの加速に向けた重要な一歩です。AIおよびエージェントワークロードが急速にスケールするにつれて、顧客はイノベーションから生産への移行をより速く行えるプラットフォームを必要としています。TSMCとの緊密なパートナーシップは、AMDがこの瞬間を捉えるために必要なスピードとスケールで、リーダーシップのあるコンピューティング技術を市場に投入するのに役立っています。」と述べています。

AIの採用がトレーニングや推論から、ますます複雑なエージェントワークロードへと拡大するにつれて、CPUはAIインフラのスケールアップ、データ移動の調整、ネットワーキング、ストレージ、セキュリティ、データセンター全体のシステムオーケストレーションにおいて、これまで以上に重要な役割を担っています。「Venice」の量産開始は、AMDがサーバー市場で勢いを増している中で実現されており、最新のクラウド、エンタープライズ、HPC、AIデプロイメントを支えるEPYCプロセッサーに対する顧客需要の高まりを反映しています。

地理的に多様な製造拠点の強化

台湾での「Venice」の量産と、TSMCアリゾナでの量産計画は、AMDが地理的に多様な先進製造拠点のフットプリントを強化することに焦点を当てていることを反映しています。次世代EPYCプロセッサーのイノベーションと、世界中の先進的な製造能力を組み合わせることで、AMDは、顧客がAIインフラをデプロイ・スケールアップする際に必要となる基盤を拡大しています。

TSMCの会長兼CEOであるDr. C.C. Weiは、「AMDが当社の先進的な2nmプロセス技術で次世代EPYCプロセッサーの開発で着実に進歩を遂げていることを、大変嬉しく思います。AMDとの緊密な協力は、次世代の高性能コンピューティングとAIコンピューティング時代を可能にするために、リーダーシップのあるプロセス技術と先進的な設計イノベーションを組み合わせることの重要性を反映しています。」と述べています。

「Verano」による2nm製品ラインナップの拡充

AMDはまた、パフォーマンス・あたりのコスト・あたりのワット数でリーダーシップを発揮するように最適化された第6世代EPYCプロセッサー「Verano」により、データセンターCPUロードマップ全体でTSMCの2nmプロセス技術を拡張する予定です。クラウドおよびAIコンピューティングワークロードをサポートするように設計された「Verano」は、ますます電力制約の厳しいワークロードとアプリケーションに必要なCPUパフォーマンス、帯域幅、および効率を提供するために、LPDDRなどの先進的なメモリイノベーションを備えたAMD EPYCプラットフォームをさらに強化することが期待されています。

TSMCとのパートナーシップによる包括的なソリューション提供

AMDとTSMCのパートナーシップは、次世代CPU向けのTSMC 2nmプロセス技術から、AMDの広範なAIおよびデータセンターポートフォリオ全体で使用されるTSMCのSoIC®-XやCoWoS®-Lなどの先進的なパッケージング技術まで、最新のデータセンターコンピューティングをスケールさせるために必要な技術を網羅しています。「Venice」がTSMC 2nmで量産されることにより、AMDはAIインフラのCPU基盤を進化させながら、TSMCのプロセスとパッケージングのリーダーシップを活用し、ますます統合されたコンピューティングプラットフォームを大規模に提供し続けています。

出典: 元記事を読む