AI時代を支える半導体製造の進化：3D化で深化するデポジションとエッチング

この記事を読むのにかかる時間： 5 分

この記事のポイント

• AI需要の拡大が半導体業界の3D化を加速させている。
• 3D化には、より高い構造、微細な特徴、そして垂直方向の加工が求められる。
• デポジションとエッチング技術は、3D化の鍵となる要素であり、製造要件を再定義している。
• 高アスペクト比エッチング、ALD/ALE、EUVリソグラフィなどの技術革新が不可欠となっている。
• これらの技術進化は、半導体メーカー、装置メーカー、材料サプライヤー間の緊密な連携によって推進されている。

AI時代における半導体の3D化

人工知能（AI）は、半導体業界に前例のない需要を牽引しています。ハイパースケールデータセンターにおける計算需要の増大や、スマートフォン、自動車、産業システムなどでのリアルタイム推論の普及は、半導体技術の進化を加速させています。この流れの中で、半導体業界は3Dアーキテクチャが将来の道筋を決定づける時代へと突入しています。

デバイスが3D化するにつれて、デポジション（成膜）とエッチングの重要性は約2倍に高まると予想されています。この重要性の高まりとともに、エンジニアはより高く、より複雑で、より微細な特徴を持つ構造を構築する必要があります。これらの課題は、3D時代におけるデバイスのスケーリングに必要な製造要件と能力を再形成しています。

「3D」とは何か？

垂直方向への移行に伴う課題に目を向ける前に、「3D」が具体的に何を意味するのかを理解することが重要です。NANDやDRAMにおいては、メモリセルの積層を指します。一方、ロジックにおいては、3Dトランジスタアーキテクチャを意味します。

NANDフラッシュの進化

NANDフラッシュは10年以上前から3D構造で製造されており、その進化は続いています。現在、300層近い積層のNANDが生産されており、既に1,000層に達する構造に向けた開発が進んでいます。

DRAMの3D化とHBM

DRAMは数十年間平面構造でしたが、顧客は現在、完全な3D DRAMアーキテクチャへのロードマップにおける重要なステップとして、6F²から4F²へと移行しています。この移行には、チャネルを形成するための高アスペクト比（HAR）エッチング、チャネルを埋めるための原子層堆積（ALD）、そしてCMOSウェハーを裏面アレイに接続するための銅めっきが必要です。ワードラインが縮小し続けるにつれて、抵抗の上昇はモリブデンなどの新しい堆積材料の必要性を高めています。DRAMが3D化するにつれて、メモリセルは90度回転して垂直に積層されるようになります。ハイバンド幅メモリ（HBM）は、現在進行中の3D化の好例です。複数のDRAMダイを垂直に積層し、高密度な垂直相互接続で接続することで、HBMはコンパクトなフットプリントで大幅に高い帯域幅を提供し、AIシステムにとって基盤となるメモリ技術となっています。

ロジックの3Dトランジスタアーキテクチャ

ロジック分野は、FinFETからゲートオールアラウンド（GAA）、そして将来的には補完的FET（CFET）アーキテクチャへと移行し、3D化の過渡期に入っています。GAA設計は、スペーサーを形成するための層ごとの原子層エッチング（ALE）や原子層堆積（ALD）を含む特殊な原子層プロセスに依存しています。これらの要件は、デバイスが3D実装においてより高く、より小さくなるにつれて厳しくなります。ルーティングの混雑を緩和し、パフォーマンスを向上させるために、電源供給をウェハーの裏面に移動させることができ、これによりデポジションとエッチングの需要がさらに増加します。

高度なパッケージングとチップレット

爆発的な成長を遂げている高度なパッケージングは、積層されたチップレットの異種統合と、新しい横方向のエッチングおよびデポジション技術を必要としています。ウェハーを接合するためには、ウェハーを平坦化し、適切なアライメントを可能にするために、新しい裏面デポジションステップが必要です。また、ウェハーの端での厚みの違いによってギャップが発生するのを防ぐために、新しいベベルデポジションステップも必要とされています。

3D化における主要な課題

デバイス全体にわたる3D化には多くの課題がありますが、ここでは特に以下の3つが挙げられます。

• より高い構造と増加するアスペクト比の構築
• 垂直方向の加工（つまり、横方向）の実現
• さらに微細な特徴の定義

より高い構造の構築

「3D」と聞くと、一般的にはデバイスが高くなることを想像しますが、高くなるということは、より高いアスペクト比を意味します。3D NANDはその典型例であり、極めて垂直なチャネルのためのエラーフリーなチャネル穴エッチングが必要です。現在の3D NAND構造は、アスペクト比が約50:1です。継続的なスケーリングにより、業界はNANDで100:1、最終的には3D DRAMで200:1へと向かっており、許容される傾斜角は0.07度未満に低下します。

3D DRAMに移行すると、垂直性はさらに極端になり、精度は驚異的に要求されるようになります。10マイクロメートルのスタックでは、プロファイル傾斜角は0.1度未満である必要があります。これらのアスペクト比に対応する大量生産ソリューションは、まだ存在しません。装置メーカー、材料サプライヤー、デバイスメーカーは、これらを共同で開発する必要があります。

一般的に、深くエッチングするほどプロセスは遅くなります。3D NANDの場合、3D NAND層を形成する誘電体を通してエッチングプロセスを（直感に反して）高速化するクライオジェニックエッチングが使用されています。クライオジェニック温度では、物理吸着層が形成され、反応剤が特徴の底まで到達し、表面被覆率を向上させ、歪みを最小限に抑えながらエッチングを加速します。クライオジェニックエッチングは、1時間かかる従来の方式と比較して約2.5倍高速になる可能性があります。

ALD/ALEによる垂直方向の加工

3Dアーキテクチャは、より深い特徴へのエッチングとデポジション、そして垂直方向（90度）への加工を必要とします。エッチングにおいては、イオンは90度の方向転換ができないため、2Dで機能する技術はもはや十分ではありません。これらの方向転換を、層ごとに均一に適用される繰り返し性をもって行うためには、原子層堆積（ALD）と原子層エッチング（ALE）の能力を大幅に拡張する必要があります。

これらのALDおよびALE技術の多くは既に量産化されていますが、精度と品質を損なうことなく、さらなる革新が求められています。これには、新しい材料の導入が含まれ、それぞれが新しいプロセス開発を必要とします。これは、装置サプライヤーと材料サプライヤー間の緊密な協力の機会を生み出します。

EUVによる微細化

3Dスケーリングに必要な最も微細な特徴（例えば、ロジックにおけるGAAデバイスの製造）を定義するためには、極端紫外線（EUV）リソグラフィが不可欠です。その結果、EUV感度が高いことから、金属酸化物レジストが量産に移行しています。しかし、線量と特徴サイズのスケールアップは、新たな課題をもたらします。例えば、低線量ではピンホールなどの欠陥につながる可能性があり、薄いレジスト層は残留物を残します。

3Dスケーリングの課題に対応するため、材料を層ごとにグレーディングして3D化し、プロセスウィンドウを開くために必要な場所に、より多くの吸収材を配置しています。このアプローチには、異なる前駆体とエコシステムサポートが必要です。10年前からASMLと協力関係にあるLamは、オランダの企業および材料サプライヤーと協力してこのエコシステムを育成してきました。そして昨年、JSRと金属酸化物レジストの展開を加速するための契約を締結しました。

今後の展望

デポジションとエッチングは、これまでも半導体製造の基本でしたが、3D時代におけるその役割は、今日、さらに重要になっています。これらのプロセスは、人工知能を支える構造を形成しており、業界全体の緊密な協力によって、AIの約束をシリコンの現実に翻訳しています。

（本記事は、Lam Researchの最高技術責任者であるVahid Vahedi氏による寄稿です。）

関連記事

• AI Revolution Depends on Advanced Packaging
• Breaking Through AI’s Invisible Barrier: Molybdenum’s Role in Overcoming Electrical Resistance
• Lam Cryo 3.0 Wins SEMI Award for North America, Leading 3D NAND and AI Memory Innovation

出典: 元記事を読む