高NA EUV露光技術、20nmピッチ実現で半導体微細化を加速

この記事を読むのにかかる時間： 3 分

この記事のポイント

• Lam Research、ASML、imecの3社が、高NA EUV露光と新開発レジスト技術「Aether®」を組み合わせ、20nmピッチのロジック配線パターン形成に成功しました。
• この技術により、従来必要だった複雑なマルチパターニング工程を削減し、半導体製造のコスト、歩留まり、スケーリング効率を向上させる可能性が開かれました。
• 特に、高NA EUV露光では従来レジストのトレードオフが課題でしたが、Lam Researchのドライレジスト技術が解像度向上と欠陥低減に貢献しました。
• この成果は、リソグラフィ技術だけでなく、エコシステム全体での共同研究開発が、最先端技術の実用化と半導体微細化の継続に不可欠であることを示しています。

高NA EUV露光技術が半導体微細化の鍵

Lam Research、ASML、imecの3社は、2026 Symposium on VLSI Technology and Circuitsにおいて、ピッチ20nmのロジック配線パターンの歩留まり検証に成功した共同研究の成果を発表しました。この画期的な成果は、Lam ResearchのAether®技術を駆使したシングル露光による高NA EUV（高開口数・極端紫外線）露光によって実現されました。

マルチパターニングの複雑化を回避し、製造コストと歩留まりを改善

先端ノードにおけるマルチパターニングの複雑化は、コスト、歩留まり、そしてスケーリングの持続性にとって大きな課題となっています。より少ないパターニング工程で済むようになれば、先端ノードの半導体製造はさらに現実的になります。しかし、従来の0.33NA EUV解像度の限界を超えてスケーリングを続けるためには、マルチパターニング工程の増加が避けられず、これが複雑化、サイクルタイムの長期化、設計上の制約、そして層あたりのコスト増加につながっていました。

高NA EUVは、こうした課題を解決し、直接描画によるスケーリング効率を回復させる可能性を秘めています。今回の研究は、エコシステム全体での革新的な取り組みを通じて、その目標達成に向けた信頼性の高い道筋を示したと言えます。

Aether®技術がもたらす高NA EUV露光への貢献

Aether®技術は、高NA EUV露光に理想的です。ピッチサイズが微細化すると、従来のレジストではトレードオフの管理が困難になります。Lam Researchのドライレジストと開発プロセスは、解像度を向上させながら欠陥を低減することで、高NAが意図する寸法での歩留まりとスキャナーの生産性を維持することに貢献します。

研究の詳細：20nmピッチ配線パターンの形成

今回の研究では、以下の点が実証されました。

• シングル露光の高NA EUVとAether®レジストを使用して、20nmピッチで10nm幅のルテニウム（Ru）金属配線パターンが形成されました。
• このアプローチにより、先端ノードで要求されるマルチパターニング方式への依存度が低減されます。
• Lam ResearchのAether®技術は、高解像度における低欠陥性、高速サイクルタイムでのレジストとパターン転写性能をサポートします。
• この共同研究は、Lam Research（プロセス）、ASML（リソグラフィ）、imec（統合および検証）の各社の専門知識を結集したものです。

（画像：20nmピッチのRu金属配線（断面図およびトップダウン図）。高NAシングル露光のため、ピッチウォーキングは発生していません。）

エコシステム連携が最先端技術の実用化を加速

高NA EUVの進展は、リソグラフィ技術単独では実現できません。今回の成果は、エコシステム全体での協調的な研究開発が、最先端の研究をより実践的な方法で継続的なスケーリングへと転換できることを示しています。

完全な論文は、2026 IEEE/JSAP Symposium on Technology and Circuitsの議事録でご覧いただけます：「High Yield Sub 20 nm Ru Direct Metal Etch Enabled by Single-Exposure 0.55NA EUV and dry MOR Technology」

Gosia Jurczak（マネージングディレクター、エンジニアリング）

出典: 元記事を読む