TCS・SIer勢はなぜ半導体分野に含まれる？――チップレット時代に広がる「上流受託」の市場

この記事を読むのにかかる時間： 6 分

半導体産業は長く、チップを設計し、製造し、販売する産業として捉えられてきた。だが、この1年の各社の動きを並べると、設計、検証、実装、システム統合といった上流工程を外部サービスとして切り出す動きが目立ってきた。

象徴的なのが、インドのタタ・グループ傘下で、世界最大級のITサービス・コンサルティング企業、Tata Consultancy Services（TCS）が2025年9月11日に公表した「Chiplet-Based System Engineering Services」だった。TCSは、チップのオープン業界標準規格である「UCIe」と高帯域幅メモリである「HBM」の設計・検証、高度パッケージ設計、異種チップ統合を一体の支援領域として打ち出した。焦点はチップレットそのものではない。チップレット化で増える複雑さを、誰が引き受けるかにあるのである。

本稿ではこのようなチップレット時代に求められる考え方や要件を紐解き、市場にどのような変化が訪れるかを考察する。

TCSが示したのは「設計代行」ではなく「成立条件」の受託

TCSの発表で目立つのは、支援範囲が従来型の設計代行より広い点にある。同社は、「UCIe」とHBMの包括的な設計・検証に加え、2.5D/3Dインターポーザや多層有機基板を含む高度パッケージ設計まで提供するとした。さらに、北米の大手半導体企業と組み、異種デバイス統合の複雑さを簡素化した事例にも触れている。

ここで取引されるのは、RTL（ハードウェア記述言語を用いた設計手法）やレイアウトの部分受託ではない。どの機能をどのダイに分け、どう接続し、どの実装形態で成立させるかという、上流工程全体を引き受けることなのである。

チップレット時代には、設計と実装の距離が縮まる。システム分割の判断が、そのままパッケージ構造、熱設計、信号品質、開発期間に響くためだ。TCSはこの変化を「chip-to-system engineering（チップ・ツー・システム・エンジニアリング）」という言葉で表現している。半導体の付加価値の一部が、シリコン単体の性能だけでなく、複雑な統合作業を前倒しで設計し、成立条件を整える役務にも移りつつあることを示したといえる。

HCLTech、イエント、ウィプロが処理能力自体を商材化

この流れはTCS単独のものではない。インドのITコンサルティング企業、HCLTechは2025年3月27日、サムスン電子のパートナーシッププログラムである「Samsung Advanced Foundry EcosystemのDesign Solution Partner（SAFE™）」に選定されたと公表した。SAFEプログラムを通じて、サムスンの先端プロセスを使う顧客向に包括的なASIC設計サービスを提供する。サムスンが先進技術トレーニング、ターンキープロジェクト支援、MPWプログラムによるウエハアクセスを用意するとしたことで、設計受託とファウンドリ接続を一体で整える構図が見えた。

インドのデジタルテクノロジーソリューション企業、Cyient（サイエント）も2025年4月8日、半導体子会社Cyient Semiconductors（サイエント・セミコンダクターズ）の立ち上げを公表した。新会社は、エンドツーエンドのASICターンキーとIC設計サービスを主軸に据えた。半導体メーカーになるというより、顧客の半導体開発を受託する体制を独立事業として明確化した形である。

一方、ITコンサルティング・サービス企業、Wipro（ウィプロ）は2025年8月21日、韓国サムスン電子傘下のオーディオ・車載機器メーカー、HARMAN（ハーマン）のDTS事業買収を発表した。この買収対象は半導体専業ではないが、設計、組み込み、デバイス、製造接続まで含むER&D（エンジニアリング研究開発）機能を強化する動きとして位置付けられる。半導体ど真ん中の受託表明というより、周辺の工学サービス能力を補強する事例として捉える方が自然だ。

3社に共通するのは、前工程や後工程そのものへ直接参入することではなく、設計、検証、試作、量産立ち上げに至るまでの上流負荷を引き受ける立場を強めている点にある。

このようなSIer（システムインテグレーター）やER&D企業が半導体分野に含まれる理由は、半導体を自ら製造するためではない。設計の複雑化、検証の長期化、実装との連動といった負荷が増えた局面で、その処理能力自体を商材化できるからだ。

標準仕様と設計フローの整備が、受託領域の輪郭を鮮明に

上流受託が成立しやすくなる背景には、チップレット関連の標準仕様と設計フローの整備がある。オープン標準規格「UCIe」を策定・推進する業界団体である、「UCIe Consortium」は2025年8月5日、64GT/s対応と管理機能強化を盛り込んだUCIe 3.0を公表した。チップレット間接続の標準化が進むほど、設計や検証の切り分けは進めやすくなる。役割分担が明確になることで、第三者が受託できる領域も見えやすくなる。

米国のCadence（ケイデンス・デザイン・システムズ）も2025年6月16日、Samsung Foundry（サムスン・ファウンドリー）との協業拡大を公表し、SoC、3D-IC、チップレット向けの設計フロー強化を打ち出した。内容には、電力完全性、熱、反り解析、3D-IC向けフルフロー解析、UCIe対応IPなどが含まれる。ここで見えてくるのは、半導体開発の価値が論理設計だけでは完結しなくなっているという事実である。インターフェース、パッケージ、熱、電力までまたぐ境界領域が増えるほど、その橋渡しを担う外部プレーヤーの余地は大きくなる。

収益源は工程単体ではなく「複雑さの管理」にある

チップレット時代の上流受託は、単なる人の労働に依存したビジネスとは性格が異なる。収益の源泉になりやすいのは、システム分割、インターフェース整合、検証フロー、パッケージ協調設計、ファウンドリ・EDA・IP・OSATをまたぐ開発運営である。いずれも工程の境界面に位置する仕事であり、工程単体よりも調整と統合の難度が高い。

従来の半導体産業では、価値の中心はプロセス技術、回路設計、製造能力といった縦割りの強さに置かれやすかった。だが、チップレット時代には、異なるダイ、異なる設計資産、異なる実装条件をどう一つの製品として成立させるかが重みを増す。各社が収益源として狙っているのは、この「複雑さの管理」そのものだ。

比重が増す上流工程

この1年の動きを整理すると、半導体産業の外縁で起きているのは、単純な新規参入としてだけでは捉えにくいことがわかる。より正確には、半導体の上流工程が、役務として比重が上がっている領域へ変わり始めているということだ。各社の方向は異なるが、商機を見いだしている場所は近い。設計と実装、検証と量産、IPとファウンドリの間にある複雑な調整領域である。

チップレット時代に増えるのは、ダイ数だけではない。責任分担、検証項目、実装条件、インターフェース管理、立ち上げ調整も増える。UCIe 3.0のような標準仕様や、ケイデンスとサムスンのような統合設計フローの整備は、その複雑さを整理する土台になる。同時に、それは外部パートナーが入り込める市場の輪郭を明確にする。半導体は引き続き製造業である。しかし足元では、複雑性を引き受けて収益化する受託サービス業としての性格も強めている。今後の競争軸は、製造能力そのものだけでなく、設計、検証、実装、量産立ち上げをまたぐ境界領域をどこまで標準化し、運営し、顧客に代わって引き受けられるかへ移りつつある。

＊この記事は以下のサイトを参考に執筆しました。

• TCS公式発表
• HCLTech公式発表
• Cyient公式発表
• Wipro公式発表
• Cadence公式発表