HBM供給制約は「前工程だけでは解けない」──先端実装・テスト／バーンインを含む多段ボトルネックへ

SEMICON.TODAY
この記事を読むのにかかる時間： 6 分

生成AI向けサーバーで需要が拡大する高帯域幅メモリ（HBM）は、複数のDRAMダイを積層し、GPUやAIアクセラレータと近接接続して帯域を稼ぐ構造をとる。供給面では、DRAM前工程（ウエハ製造）を増やすだけで、最終的に市場へ出せるHBMの数量が直線的に増えるとは限らない工程構造が前提になりつつある。

2025年後半から2026年2月にかけ、テスト装置、バーンイン設備、ならびに2.5D/3Dを含む先端実装の投資計画・製品発表が相次いだ。一次情報の積み上げから浮かぶのは、HBMの供給能力が「積層・実装・試験」の通過能力（スループット）に左右されやすい局面が拡大している点である。HBMは、DRAMメーカー、先端実装を担うファウンドリ／OSAT、テスト装置・治具サプライヤーの能力が連鎖するため、制約が工程横断で現れやすい。企業発表における焦点も、前工程に加えて後工程へ広がった。

本稿は、これら先端実装の投資計画・製品発表から今後の半導体への影響を読み解く。

HBMは「積層体としての品質」を段階的に確定する

HBMは、ダイを積層した“スタック”として使われる。積層体は1枚でも不良ダイが含まれると最終製品価値が毀損し、工程後半での不良発生は損失が大きい。このため、ウエハ段階の選別、積層後の再試験、実装後の最終試験まで、複数段で品質を確定させる工程設計が採られる。

米国Teradyne（テラダイン）は、2025年8月4日、HBM向けメモリテスタ「Magnum 7H」を発表し、ベースダイのウエハテストからメモリコア試験、バーンインまでを含むカバレッジを掲げた。さらに、事前に動作確認と品質検査が完了した良品ダイを、複数枚、積層・パッケージ化したものである「Known-Good-Stack-Die（KGSD）」や高度なパッケージング技術である「Chip-on-Wafer」段階での試験対応にも触れ、HBMメーカーの量産立ち上げ局面での適用を説明している。

HBMスタックにロジックのベースダイとDRAMダイが混在する構成を想定し、メモリとロジック双方の試験が必要になる点を明記したことも示唆的である。HBMが「メモリ工場の出荷物」ではなく、工程の各段で品質を作り込む「複合部材の完成品」として取り扱われることが、試験仕様の側からも読み取れる。

テスト／バーンインは「高発熱・高電力」で設備要件が重くなる

HBMを搭載するAI向け半導体は、電力密度が高く、試験時の熱設計が設備要件を押し上げる。Advantest（アドバンテスト）は2025年9月18日、半導体チップや製品を、実際の使用環境に近い状態で動作させ、機能や性能を最終確認する試験である「System-Level Test（SLT）」とバーンイン試験向けの「7038 Single Test Rack」を公表し、液冷で1試験サイト当たり最大1.4kWの熱マネジメントに対応するとした。最大48サイトの非同期試験にも触れ、ソケットや温度制御、ハンドラを含む単一ベンダー構成を提示した。空冷がデバイス当たり約100Wに制約がある一方、液冷が次世代プロセッサの高電力水準を支えるとの記載もある。

テラダインも同年8月4日の発表で、HBM3/3EおよびHBM4/4Eを最大4.5Gbpsで試験可能とし、最大9216本のデジタルピンと2560本のパワーピン構成、量産でのスループット向上をうたった。HBMの試験が高並列・高電力を同時に要求することを、装置仕様として明文化した格好である。

バーンイン設備については、米国Aehr Test Systems（エア・テスト・システムズ）が2026年2月11日、データセンター向け次世代AIプロセッサの「パッケージレベル・バーンイン」に関する生産向け初回受注を公表した。発表文では高電力デバイスを対象とし、複数の熱ゾーンを独立制御する要件にも言及した。

ここで重要なのは、供給制約を「HBM単体」に閉じず、HBMを搭載して出荷される最終パッケージ（GPU／アクセラレータやモジュール）の最終試験・信頼性工程まで含めて通過能力を捉える必要がある点である。HBMが十分に確保できても、実装後のSLTやバーンイン、治具・冷却・電源を含む設備制約が詰まれば、出荷可能な製品数量は頭打ちになり得る。

先端実装は「HBM搭載量」を左右する供給条件として論点化する

HBMは、2.5D/3D実装と結びついて需要が立ち上がる。代表例のCoWoSは、実装キャパシティと基板・材料の調達が出荷量に直結しやすい。TSMCは2026年1月15日の決算説明会で、2026年の設備投資計画を520億〜560億米ドルとし、配分として先端プロセスへ70〜80%、特殊プロセスへ約10%、先端実装・テスト・マスク製造などへ10〜20%と説明した。後工程領域を独立した投資配分として位置付けた点は、供給能力の議論が前工程だけでは完結しにくいことを示す材料になる。

OSAT側でも投資計画が具体化している。台湾ASEは2025年10月3日、高雄でK18B工場の新設計画を公表し、総投資額を新台幣176億元としたうえで、CoWoSを含む先端封装とシステム級封装への集中を示した。銅柱凸塊封装、扇出型封装、CoWoS／チップレット向けFC-BGAなど、対象プロセスの列挙も行っている。Amkor Technology（アムコー・テクノロジー）も2025年10月6日、米アリゾナ州ピオリアで半導体パッケージング・テスト拠点の起工を公表し、投資規模を70億米ドル、クリーンルーム製造スペースを75万平方フィート超（2期建設）と記した。先端実装とテストの拠点増強が北米でも進行していることを示す。

加えてASEは2025年5月28日、TSVを組み込んだFOCoS-Bridgeを公表し、次世代AI/HPC向けに電力損失を低減すると説明した。先端実装はキャパシティだけでなく、電力・熱の課題を含む技術競争の対象としても進む。

前工程と後工程の拡張が並行して進む

HBM増産の議論は、DRAMウエハ投入量だけでは完結しない。積層・実装の工程は装置立ち上げや工程認定に時間を要し、試験設備は高電力化に伴って冷却・電源・治具が複合的に制約になりやすい。TSMCが先端実装・テストを設備投資配分の明確な対象とし、OSATがCoWoS関連の工場新設と投資額を開示し、テスト装置各社がHBMや高電力AIデバイス向けのバーンイン込みソリューションを拡充している事実は、供給能力の論点が後工程を含む形で拡張していることを示す。

一方で、テラダインは量産立ち上げ局面での適用に言及しており、前工程と後工程の拡張が並行して進む状況も確認できる。制約は単一地点に固定されるのではなく、工程間で滞留が発生した時点で全体スループットが頭打ちになる。HBM供給の把握には、前工程のウエハ能力に加え、積層・先端実装・テスト／バーンインの各段階での処理能力、ならびに工程間の滞留時間を、同一の時間軸と指標で管理する枠組みが求められる。

供給能力の論点が後工程を含む形で拡張

2025年8月から2026年2月にかけ、TSMCは先端実装・テストを設備投資計画の配分項目として示し、OSATはCoWoS対応の工場新設と投資額を開示した。テスト装置各社はHBMや高電力AIデバイス向けに、液冷や高並列化、バーンインを含むソリューションを相次いで公表した。一次情報が示すのは、HBM供給が「メモリ工場」単独では説明しにくくなり、積層・先端実装・テスト／バーンインにまたがる多段制約として現れやすい点である。

供給の評価軸は、ビット生産量だけでなく、出荷可能なHBMスタック、さらにHBMを搭載した実装済み製品のスループットへと広がる。結果として、設備投資の論点は前工程増産に加え、後工程の稼働率、治具供給、熱設計のマージン管理へ拡張される。HBMの供給制約は「どこに移ったか」ではなく、「どの段で詰まれば全体が止まるか」を工程横断で捉える必要がある。

＊この記事は以下のサイトを参考に執筆しました。

参考リンク

この記事で取り上げた分野では、現在も採用が活発です。以下は、semicon.todayの編集部が記事のテーマをもとに選定した求人情報です。広告・PRではありません
※採用状況により求人内容が更新される場合があります
TOP
CLOSE
　
SEARCH