同じウェーハ上に製造されているにもかかわらず、一部のダイは他のダイとは異なる性能を示します。
エンジニアは仮想製造技術を用いることで、ウェーハ内ばらつきを理解し、回避することができます。
チップ製造において避けられないことの一つは、同じウェーハ上に一緒に製造されているにもかかわらず、一部のダイが他のダイと性能が異なることです。このブログでは、この謎に迫り、これらの問題を予測して解決する方法を紹介します。
クッキーを焼くところを想像してみてください。オーブンに高温部と低温部があれば、完璧に焼けるクッキーもあれば、焦げてしまうクッキーもあります。これがチップ製造で起こる現象です。ウェーハ上のばらつきは予測不可能な結果につながります。歩留まりは低下し、コストは上昇します。
なぜこのようなことが起こるのかを推測する代わりに、エンジニアは仮想製造技術を用いることで、ウェーハ内ばらつきをより深く理解することができます。仮想製造技術は、チップ製造プロセス全体を模倣する超高性能シミュレーターと考えてください。
まず、製造プロセスのデジタルツイン（図1）から始めます。デジタルツインのベースラインバージョンでは、完全に均一な堆積およびエッチング処理と、完全に直線的なプロファイルを前提としています。
図1. 主要な製造工程を示す（14nm FinFET）トランジスタの仮想製造モデル。スペーサー堆積（6）とソース/ドレインエピ（7）工程が本研究の対象です。
堆積装置からのウェーハ内ばらつきデータをシミュレーションモデル（デジタルツイン）に取り込むことで、ゲート酸化膜の接触面積やデバイスの性能指数（FoM）などの出力指標における様々なばらつきを調査できます。
図2は、ウェーハの様々な部位におけるエッチング速度のばらつきを示しており、シミュレーションに取り込むことができます。
図2. (a) ウェーハマップのエッチング速度データ。(b) エッチング速度の分布。(c) ウェーハ領域ごとのエッチング速度の分布。
2,000回のモンテカルロシミュレーションを実行し、モデル内の極座標を変化させることで、ウェーハの様々な位置におけるエッチング結果を調べました。シミュレーションでは、ウェーハ中心からの距離を0～150 mmまで変化させ（図2a参照）、任意に選択したx軸からの角度を0～360度まで変化させました。
図2は、ウェーハ中心からウェーハ端に向かってエッチング速度に勾配（差）があることを示しています。
ゲート酸化膜とポリゲートの接触面積、および高誘電率誘電体（ハフニア）とゲートメタルの接触面積を測定し、ウェーハ全体におけるそれらの値の差も調査しました（図3a）。
図3. (a) ゲート酸化膜とポリゲートの接触面積、および高誘電率誘電体（ハフニア）とゲートメタルの接触面積のウェーハマップ、および (b) トランジスタの動作特性を示すデバイスの性能指数。
次に、デバイスシミュレーションを実施し、ウェーハ上の様々な位置における閾値電圧、サブスレッショルドスイング、DIBL（ドレイン誘起バリア低下）などのトランジスタ特性を解析しました（図3b）。
ばらつきの抑制
結果の線形回帰分析から、エッチング速度のばらつきを平均値の7%以内に抑えることで、すべてのダイにおいて許容可能なデバイス性能が得られることが示唆されました（すべてのデバイス特性が下限および上限管理レベル内に維持されます）。これは、2回目のモンテカルロシミュレーションによって検証されました（図4）。
図4. 線形回帰分析から、スペーサー窒化物の厚さのばらつきを±7%以内に抑えることで、すべてのデバイスが仕様範囲内に収まることが示唆されています。
レシピの変更
次に、ウェーハ内のダイ性能と歩留まりを向上させるために、3つのプロセスレシピの変更を検討しました。各レシピは、エッチング速度のばらつきの分布が異なっていました。最大エッチング速度と最小エッチング速度の差は同じでしたが、ガウス分布のピークは、3つのケースにおいてそれぞれ中央、ドーナツ、エッジ領域に見られました。
ウェーハシミュレーションの結果は、3番目のレシピがウェーハ全体のトランジスタ閾値電圧の標準偏差が最小となることを示しています（図5）。
図5. 3つのレシピを用いた閾値電圧への影響の比較。各レシピはエッチング速度のばらつきが異なっていました。レシピ3は標準偏差が最も小さく、歩留まりが最も高くなっています。
この種の研究は、プロセスレシピの変更がウェーハ内ダイ性能と歩留まりに与える影響を予測するために使用できます。特に重要なのは、この分析によって、異なるベンダーのツールによって引き起こされるウェーハ間ばらつきの影響を理解し、Lam Semiverse®ソリューションがこれらのばらつきの影響をどのように軽減できるかを理解するのに役立つことです。
結論
半導体デバイスの微細化に伴い、プロセスばらつきとウェーハ内ばらつきは重大な課題となっています。バーチャルファブリケーションは、ウェーハ内ばらつきの問題が製造現場で発生する前に、コスト効率の高いデータドリブンな方法を提供します。数千ものシナリオをシミュレーションすることで、エンジニアは、大規模なウェーハベーステストにかかる時間とコストをかけずに、重要なパラメータを特定し、レシピを最適化し、ウェーハ全体のダイ歩留まりを向上させることができます。
Sam Sarkarは、Lam ResearchのSemiverse®ソリューション担当シニア半導体プロセス・インテグレーションエンジニアです。
関連記事
Semiverse®ソリューションの活用：半導体バーチャルファブリケーションの4つのユースケース
3nmノードにおけるBEOLパターニングの課題克服
先端ロジックデバイスにおける機械的変形の検証による歩留まり向上
出典: 元記事を読む
※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。
内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。
順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。