この記事のポイント
- キオクシアが第10世代BiCS FLASH™(1Tb TLC)のサンプル出荷を開始。
- 高性能、大容量、低消費電力を実現し、AI向けストレージ需要に対応。
- NANDインターフェース速度が第8世代比で33%向上し、ビット密度も59%向上。
- 書き込み・読み出し時の電力効率が大幅に改善され、データセンターの省電力化に貢献。
- 独自の二軸開発戦略で、多様なニーズに応える製品展開を推進。
キオクシア、次世代フラッシュメモリ「第10世代BiCS FLASH™」を発表
キオクシア株式会社は、革新的な第10世代BiCS FLASH™ 3次元フラッシュメモリ技術を適用した1Tb(テラビット)TLC(Triple-Level-Cell、3ビット/セル)製品のサンプル出荷を開始したことを発表しました。この新製品は、特にエンタープライズおよびデータセンター向けSSD製品に搭載される予定です。AI分野でますます高まる高性能、大容量、そして低消費電力への需要に応える製品ラインアップの強化に貢献するものと期待されています。なお、本製品は、岩手県北上市にある北上工場第2製造棟の最新設備を活用して生産されます。
第10世代BiCS FLASH™が実現する驚異的な性能向上
第10世代BiCS FLASH™は、第8世代から採用されている革新的なCMOS directly Bonded to Array (CBA)技術とOn Pitch Select Gate Drain (OPS)技術をさらに進化させています。これにより、NANDインターフェース速度は第8世代比で33%向上となる4.8Gb/秒を実現しました。また、積層数を332層に増やし、平面方向の高密度化も進めたことで、ビット密度は59%向上しています。さらに、書き込み時の電力効率は18%、読み出し時の電力効率は30%改善しており、データセンターなどにおける消費電力削減への貢献も期待されます。
キオクシアの二軸開発戦略と今後の展望
キオクシアは、独自の二軸開発戦略を推進しています。一つは、投資コストを抑えつつ高性能を実現する製品群(第9世代)、もう一つは、積層数を増加させて大容量かつ高性能を実現する製品群(第10世代)です。この戦略により、多様化する市場のニーズに柔軟に対応しています。今後も、「『記憶』で世界をおもしろくする」というミッションのもと、グローバルなパートナーシップを強化しながら、さらなる技術革新を追求し、AIインフラを支える製品を提供し続けていくとのことです。
注記:
- 本サンプルは製品評価を目的としており、量産品とは仕様が異なる場合があります。
- ウエハーボンディング技術を用いて、別々に製造したCMOS回路のウエハーとメモリセルアレイのウエハーを貼り合わせる技術です。
- 未使用のメモリホールを削除することにより、ビットラインを短くし、ワードラインの容量を減少させることが可能となる技術です。
- 1Gb/秒を1,000,000,000 ビット/秒として計算しています。各値は特定の試験環境及び条件により得られた値であり、使用する機器等の条件などによって変化します。
- データ転送時の電力効率も含みます。
補足情報:
- 製品の表示容量は、搭載されているフラッシュメモリに基づいており、実際に使用できるメモリ容量とは異なります。管理領域等に使用されるため、ユーザー領域は製品仕様をご確認ください。(メモリ容量は1ギガビットを1,073,741,824 ビットとして計算しています。)
- リードおよびライト性能は、キオクシアの試験環境で特定の条件により得られた最良の値であり、ご使用機器での速度を保証するものではありません。使用する機器等の条件により異なります。
- 記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
出典: 元記事を読む
-
求人
メモリデバイス この分野に関連する最新の求人情報はこちら›
-
求人
デバイス開発エンジニア この分野に関連する最新の求人情報はこちら›
-
求人
前工程プロセス開発 この分野に関連する最新の求人情報はこちら›
※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。
内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。
順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。