HBMは汎用品から“顧客別設計”へ――サムスン電子のカスタムHBM戦略が示すAIメモリの新常識

SEMICON.TODAY
この記事を読むのにかかる時間： 7 分

2026年2月12日、Samsung Electronics（サムスン電子）はAIコンピューティング向けメモリ「HBM4」の商用出荷を発表した。同社はあわせて、HBM4Eのサンプル提供を2026年後半に開始し、顧客仕様に合わせたカスタムHBMのサンプル提供を2027年に始める計画を示した。

この発表が重要なのは、HBMが標準仕様のメモリ部品から、顧客のAIチップやデータセンター設計に合わせて最適化される戦略部品へ変わり始めた点にある。サムスン電子は、HBM4で第6世代10nmクラスDRAMプロセス、4nmロジックプロセス、12層スタックによる24GB〜36GB容量、将来的な16層スタックによる最大48GB容量、最大3.3TB/sの帯域を示している。さらに、I/Oピン数はHBM3Eの1,024ピンから2,048ピンへ倍増した。これは単なるメモリ世代更新ではなく、AIチップ設計そのものを変える仕様である。

AI半導体では、GPUの演算性能だけではシステム性能が決まらない。大規模AIモデルでは、演算器へどれだけ速くデータを渡せるか、メモリ容量をどれだけ確保できるか、消費電力と熱をどう抑えるかが重要になる。HBM4からHBM4E、さらにカスタムHBMへ進む流れは、AIチップ企業、クラウド事業者、メモリメーカー、ファウンドリ、パッケージング企業が設計初期から協調する時代を示している。

本稿では、サムスン電子のHBM4とカスタムHBM戦略を、AIメモリの製品構造、顧客別最適化、サプライチェーンへの波及、日本企業への示唆という観点から読み解く。

HBM4の技術的意味：帯域はHBM3E比2.7倍へ

IBM processor chip mounted on a blue-lit circuit board, surrounded by glowing orange lights and intricate circuitry.

サムスン電子が発表したHBM4は、AIコンピューティング向けに設計された高帯域メモリである。同社は、HBM4の単一スタックあたり合計メモリ帯域を最大3.3TB/sとし、HBM3E比で2.7倍に向上したと説明している。TB/sとは、1秒あたり何テラバイトのデータを転送できるかを示す単位である。AIチップでは、演算器が大量のデータを処理するため、この帯域が不足すると演算器が待ち状態になり、GPUやAIアクセラレータの実効性能が下がる。

HBM4では、データI/Oピン数が1,024ピンから2,048ピンへ倍増した。I/Oピンとは、メモリとロジックチップの間でデータをやり取りする接点である。ピン数が増えると一度に運べるデータ量が増えるが、同時に配線、消費電力、信号品質、熱の管理が難しくなる。サムスン電子は低電圧TSV技術と電力分配ネットワークの最適化により、電力効率を40％、熱抵抗を10％、放熱性を30％改善したと説明している。

TSVとはThrough Silicon Viaの略で、シリコンチップを垂直方向に貫通する配線技術である。HBMは複数枚のDRAMを縦に積み重ねるため、TSVによって上下のチップを接続する。スタック数が増えるほど、配線、熱、機械的応力、検査の難度が上がる。HBM4では12層スタックで24GB〜36GB、16層スタックで最大48GBへの拡張が示されており、容量面でもAIモデルの大規模化に対応する。

ここで重要なのは、HBM4が「速いDRAM」ではなく、ロジックチップと一体で設計されるメモリになっていることだ。HBM4ではベースダイに4nmロジックプロセスが使われる。ベースダイとは、積層DRAMの下に配置され、外部インターフェースや制御機能を担うロジック部分である。つまり、HBMはメモリ技術とロジック技術の境界にある製品へ進化している。

HBM4EとカスタムHBM：次の競争軸は“顧客別最適化”

Finger touching a glowing circular target made of rings, surrounded by small user icons, symbolizing audience targeting or recruitment.

サムスン電子は、HBM4Eのサンプル提供を2026年後半に開始し、顧客仕様に合わせたカスタムHBMのサンプル提供を2027年に始める計画を示した。この一文は、今後のHBM競争を理解するうえで重要である。HBM4EはHBM4の拡張版であり、より高い帯域、容量、電力効率を目指す世代と位置づけられる。一方、カスタムHBMは、顧客のチップやシステム要件に合わせて仕様を調整する方向を示す。

従来のDRAMは、標準化された仕様に基づき、大量生産して幅広い顧客へ販売する汎用品の性格が強かった。容量、速度、規格の違いはあっても、顧客ごとに設計を大きく変えるものではなかった。しかし、AI時代のHBMは違う。GPUメーカー、AI ASIC企業、クラウド事業者は、それぞれ異なる演算アーキテクチャ、電力制約、パッケージ設計、冷却方式を持つ。

カスタムHBMでは、帯域、容量、消費電力、ベースダイ機能、インターフェース、パッケージ接続、熱設計を顧客ごとに最適化する可能性がある。たとえば、学習向けAIチップでは最大帯域と容量が重視される。推論向けAIチップでは、電力効率やコストが重視される。クラウド事業者の独自AIチップでは、データセンター全体の電源・冷却設計に合わせたメモリ仕様が求められる。

この変化は、メモリメーカーのビジネスモデルにも影響する。汎用DRAMやNANDは需給サイクルに左右されやすく、価格下落局面では収益が急悪化する。一方、顧客別に設計されるHBMは、顧客のチップロードマップに深く組み込まれるため、単純なスポット価格競争から距離を取りやすい。開発負担は増えるが、差別化と収益安定化の手段になる。

AIチップ設計はメモリから逆算する時代へ

Hands typing on a laptop with translucent AI data holograms showing charts and a small robot icon.”,

HBM4以降の変化は、AIチップの設計順序を変える。従来、ロジックチップを設計し、その周辺に標準メモリを組み合わせる考え方が一般的だった。しかし、大規模AIでは、メモリ帯域と容量がシステム性能を左右するため、演算器、メモリ、パッケージ、冷却を同時に設計する必要がある。

GPUやAIアクセラレータでは、演算器の数を増やしても、メモリからデータが届かなければ性能は伸びない。これをメモリボトルネックという。AIモデルの規模が大きくなるほど、パラメータ、活性化データ、中間結果を保持するメモリ容量が必要になる。さらに、推論処理でもユーザー数が増えると、低遅延で大量のデータを読み書きする必要がある。

このため、AIチップ企業はHBMメーカーと早期に仕様をすり合わせる。HBMの容量、帯域、ピン配置、パッケージ接続、消費電力が決まらなければ、AIチップ全体の設計も決まらない。カスタムHBMは、この協調設計をさらに進める。メモリメーカーは単なる部品供給者ではなく、AIチップ開発の初期段階から関与するパートナーになる。

これはファウンドリにも影響する。HBM4では4nmロジックプロセスを用いたベースダイが重要になるため、メモリメーカーはロジック製造能力やファウンドリ連携を必要とする。サムスン電子はメモリ、ファウンドリ、パッケージングを持つ垂直統合企業として、この領域で強みを出そうとしている。

HBM競争はサムスン電子・SKハイニックス・マイクロンの三つ巴へ

Three professionals in suits review documents against a glass wall with a city skyline behind them at night.",

HBM市場では、SK hynix（SKハイニックス）が先行し、Micron（マイクロン）がHBM3Eで存在感を高め、Samsung（サムスン電子）がHBM4とHBM4Eで巻き返しを狙う構図になっている。AI向けGPUの需要が急増するなか、HBM供給能力はAI半導体全体の出荷量を左右する。メモリメーカーにとって、HBMは単価、収益性、顧客密着度の面で極めて重要な製品になった。

サムスン電子は、2026年のHBM売上が2025年比で3倍以上になると見込み、HBM4の生産能力拡大を進めている。これは、AIメモリがメモリ事業全体の収益構造を変えるほど大きなテーマになっていることを示す。HBMは通常のDRAMより製造難度が高く、歩留まり、積層、検査、熱設計、パッケージングの総合力が問われる。そのため、単純に既存DRAMラインを転用すればよい製品ではない。

顧客側も、HBMを複数社から調達したい。AIチップの出荷量が急増するなか、単一サプライヤー依存はリスクになる。サムスン電子、SKハイニックス、マイクロンがそれぞれHBM4以降のロードマップを強化することで、クラウド事業者やAIチップ企業は供給安定性を高められる。一方で、各メモリメーカーは顧客の次世代AIチップ設計に入り込むため、性能だけでなく、開発スピード、認証、量産安定性、サポート体制で競争する。

日本企業への示唆：HBMは材料・装置・検査の総合戦になる

Wide daytime cityscape with numerous skyscrapers and a red-and-white Tokyo Tower on the left, under a bright blue sky with scattered white clouds.

HBM4からカスタムHBMへの流れは、日本企業にとって大きな商機を含む。HBMはDRAM前工程、TSV形成、ウエハ薄化、接合、積層、封止、検査、熱対策を組み合わせる製品である。日本企業は、フォトレジスト、CMP材料、めっき薬液、接合材料、検査装置、プローブカード、基板、放熱材料などで強みを持つ。

特にカスタムHBMでは、顧客仕様ごとに要求が変わる。高帯域を重視する場合、信号品質と熱管理が厳しくなる。大容量を重視する場合、積層数と接合信頼性が課題になる。低消費電力を重視する場合、電源分配と低電圧動作が重要になる。日本企業は、自社製品がHBMのどの性能指標に効くのかを明確に示す必要がある。

また、検査の重要性も増す。HBMは高価な製品であり、AIパッケージに実装された後に不良が見つかると損失が大きい。良品ダイを事前に確認するKGD、Known Good Dieの考え方や、積層途中での検査、最終パッケージ検査が不可欠になる。日本の検査・計測企業には、HBMの歩留まり改善に直接貢献する提案機会がある。

HBMはもはやメモリメーカーだけの競争ではない。材料、装置、パッケージ、検査、熱設計まで含むエコシステム競争である。

HBMは、AIチップの主導権を変える

Professional in a blue suit leaps mid-air, holding a briefcase, against a clear blue sky with city buildings in the distance.

サムスン電子のHBM4出荷とカスタムHBM計画は、AIメモリが新しい段階に入ったことを示す。HBM4は最大3.3TB/sの帯域、12層で24GB〜36GB、将来的な16層で最大48GB、2,048 I/Oピンという仕様を掲げ、AIモデルの大規模化に対応する。さらに、2026年後半のHBM4Eサンプル、2027年のカスタムHBMサンプルは、メモリが顧客別設計へ向かう流れを明確にした。

半導体従事者が注目すべきなのは、HBMが汎用品DRAMの延長ではなくなった点だ。AIチップでは、演算器、メモリ、パッケージ、冷却、電源を同時に設計する必要がある。カスタムHBMは、メモリメーカーがAIチップ設計の初期段階から関与することを意味する。

日本企業にとって、HBMは材料・装置・検査・実装の総合商機である。AI半導体の性能はGPUだけで決まらない。HBMを支えるサプライチェーンこそ、AIインフラ競争の土台になる。

＊この記事は以下のサイトを参考に執筆しました。

参考リンク

この記事で取り上げた分野では、現在も採用が活発です。以下は、semicon.todayの編集部が記事のテーマをもとに選定した求人情報です。広告・PRではありません
※採用状況により求人内容が更新される場合があります
TOP
CLOSE
　
SEARCH