HBMが半導体市場を「量」から「仕様」へ変えた ― WSTS春季予測の深層

この記事を読むのにかかる時間： 6 分

WSTS日本協議会が2026年6月に公表した春季半導体市場予測のなかで、最も劇的なものはメモリ市場だった。メモリは2025年の約2,300億ドルから2026年に8,039億ドルへ拡大し、前年比は249.5％増に達する。2027年には1兆621億ドルとされ、メモリ単独で1兆ドルの大台に乗る見通しである。

市場全体が前年比89.9％増の1兆5,112億ドル、ロジックが同37.3％増という高い数字のなかでも、メモリの伸びは突出している。年間で約3.5倍という拡大は、これまでの半導体の景気循環では説明がつかない。

しかし、単にこの数字を「2024年の不況からの市況反転」として解釈すると、いま起きている変化を読み誤ることになる。一般的なDRAMやNANDの在庫循環では、ここまでの伸びは生まれないからである。中心にあるのは、AIサーバー向けの高付加価値メモリ、とりわけHBM（広帯域メモリー）なのである。

本稿では、メモリは再び「どれだけビットを作れるか」という量の市場ではなく、「どの仕様で、どの工程精度で作れるか」という仕様の市場へ戻りつつあるという前提に立ち、書き進める。そして、その変化はメモリメーカーだけの話では終わらない。前工程装置、後工程装置、材料、検査、基板、放熱、電源にまで波及しているのだ。WSTSの数字の裏側で、半導体システムのボトルネックがメモリ側へ移動していることについて考察する。

249.5％という数字が示す意味

従来のメモリ市況は、スマートフォン、PC、汎用サーバーの出荷台数に連動してきた。需要が増えれば価格が上がり、各社が増産し、やがて供給過剰で価格が崩れる。2022年後半から2024年にかけての在庫調整は、その典型だった。今回の急拡大は、このサイクルの延長線上にはない。

生成AIの学習・推論では、演算チップそのものの性能だけでなく、メモリ帯域、容量、消費電力、そして演算チップとの物理的な近さがシステム性能を左右する。GPUやAIアクセラレーターは、巨大なモデルのパラメータと中間データを高速に出し入れし続ける必要があり、その役割を担うのが、GPUやAIアクセラレーターの近くに置かれる高帯域メモリであるHBMだ。GPUとHBMはセットで需要が生まれ、実際にも近接させて一つのパッケージに収められる。GPUの出荷が伸びれば、そのままHBMの需要に直結する構造になっている。

つまりメモリの249.5％増は、メモリ単体が独立して伸びた結果ではない。AIサーバーという一つのシステムの性能を引き上げるために、メモリ側へ資源と価値が再配分された結果なのである。ビット需要が機械的に増えたのではなく、システムの制約がメモリの価値を押し上げている。

HBM4が引いた一線 ― 2048ビット、16段積層、64GB

メモリが仕様の市場へ変質したことを最も象徴するのが、次世代規格HBM4への移行である。JEDECは2025年にHBM4規格を策定し、インターフェース幅を従来の1,024ビットから2,048ビットへ倍増させた。スタック当たりの帯域は毎秒2TB級に達する。

これは、クロックを単純に引き上げる方式では避けられない消費電力の急増を抑えながら、データ転送量を稼ぐための設計思想だ。だが、バス幅の倍増は配線の難度を一気に高めた。HBM4世代では、DRAMチップを16段積層して1モジュール64GBに迫る容量を実現する動きが進む。各社はDRAMウエハを記録的な薄さまで研削し、業界標準の高さ制限のなかに16層を収める競争を続けている。

ここで重要なのは、HBM4が「DRAMを高く積むだけ」の技術ではないという点だ。2,048ビットの広帯域を成立させるには、メモリ側のTSV（シリコン貫通電極）やマイクロバンプの精度、ロジックダイとの接続、そしてGPUと統合する先端パッケージまでが一体で設計されなければならない。メモリの価値は、もはやチップ単体の性能ではなく、システム統合の成否によって決まる。

「量の市場」から「仕様の市場」へ

汎用DRAMの世界では、同じ規格品をいかに安く大量に作るかが競争軸だった。しかし、HBMはこの構図を反転させる。積層されるDRAMチップ、TSV、マイクロバンプ、先端パッケージ、テスト、歩留まり、熱設計が密接に結びつき、どれか一つでも崩れれば製品が成立しない。

結果として、HBMは「誰でも作れる汎用部品」から「限られた企業しか量産できない仕様部品」へと位置づけが変わった。需要が強くても、歩留まりと熱設計と先端パッケージ能力が伴わなければ出荷は増えない。供給は技術の壁によって律速される。これが、価格が崩れにくく、需要が逼迫し続ける今のメモリ市場の背景である。

半導体の実務者にとって、この変化の意味は大きい。メモリを「市況商品」として価格と在庫だけで読む時代から、「仕様と工程能力」で読む時代へ移ったということだ。どの世代のHBMを、どの積層数で、どの歩留まりで量産できるか。その差が、メーカーの収益とシェアを直接左右するのである。

三つ巴のHBM競争とCoWoSというボトルネック

HBM供給は、SKハイニックス、サムスン電子、マイクロンの3社にほぼ集約されている。この中で市場をリードするのはSKハイニックスで、独自の接合プロセスを磨いて先行してきた。サムスン電子は設計から製造、パッケージまで自社で完結する垂直統合を武器にし、マイクロンは消費電力効率を前面に出して追う。3社の寡占と、巨額の設備投資を要する製造特性が、慢性的な供給逼迫を生んでいる。

さらに見落とせないのが、メモリ単体ではなく「GPUとHBMを統合する工程」がボトルネックになっている点だ。GPUとHBMを高密度に接続する先端パッケージは、特定のファウンドリが提供するCoWoS（Chip-on-Wafer-on-Substrate）系の技術に強く依存している。HBM4世代では、密な配線に対応するCoWoS-Lのような技術が必要になり、この実装能力の拡張ペースがAIアクセラレーターの出荷上限を決めている。先端パッケージのリードタイムが長期化しているとの指摘も続く。

つまり、HBMが足りてもパッケージが足りなければGPUは組み上がらない。逆に、パッケージ能力があってもHBMの歩留まりが上がらなければ、やはり完成品は増えない。AIサーバーの供給は、メモリと先端パッケージという二つの制約工程の掛け算で決まる。

メモリ拡大は装置・材料・後工程にも多大な影響を及ぼす

WSTSの数字が示すのは、メモリ市況の反転ではなく、AIシステム全体のボトルネックがメモリ側へ移ったという構造変化である。だからこそ、成長の果実はメモリメーカーの売上だけにとどまらない。

HBMが伸びれば、DRAMの製造に加えて、ウエハの研削、薄化、積層、仮接合、洗浄、活性化、検査、テストの需要が連動して伸びる。実際、DRAMを積層する際の仮接合や、その前後の洗浄・プラズマ活性化を担う装置では、HBMの引き合いを背景に従来を数倍上回る生産が続いているとの声がある。チップ同士をより密接に直接接続するハイブリッドボンディングも、HBMや先端ロジック向けに開発が進む。

さらに、テスト装置、ウエハプローバー、モールディング装置、ダイシング装置、特殊ガス、薬液、CMPスラリ、放熱材料、基板、電源設計まで、HBMとAIサーバーの拡大は供給網の広い範囲の需要も拡大するのである。

実務者が読むべきこと ― ボトルネックの移動を追え

今回のWSTS予測からメモリ市場を読むうえで、見るべきは総額の大きさだけではない。重要なのは、システムのどこがボトルネックになり、その制約がどの工程・どの部材・どの装置へ波及するかである。

AI半導体の需要がどれほど強くても、HBMが足りなければGPUの出荷は制限される。先端パッケージ能力が足りなければ、ロジックとメモリを組み合わせられない。メモリの歩留まりが上がらなければ、価格はさらに逼迫する。需要予測と同じ重みで、供給を律速する工程の能力増強を読む必要がある。

メモリが「量の市場」から「仕様の市場」へ戻ったいま、勝敗を分けるのは、誰が最先端の仕様を、安定した歩留まりで、量産可能にできるかである。WSTSのメモリ249.5％増という数字は、その競争がすでに始まっていることを告げている。

用語解説

HBM

High Bandwidth Memoryの略。GPUやAIアクセラレーターの近くに置かれる高帯域メモリ。複数のDRAMを積層し、演算チップと近接配置することで広い帯域を確保する。AIサーバーでは演算性能だけでなくメモリ帯域が性能を左右するため、需要が急拡大している。

HBM4

HBMの次世代規格。JEDECが2025年に策定し、インターフェース幅を従来の1,024ビットから2,048ビットへ倍増。スタック当たり帯域は毎秒2テラバイト級に達する。16段積層・1モジュール64GB級の大容量化が進む。

TSV

Through Silicon Viaの略。シリコンを垂直に貫通して形成する電極構造。積層したDRAMチップ同士を高速・高密度に接続するために用いられ、HBMの中核技術となっている。

CoWoS

Chip-on-Wafer-on-Substrateの略。ロジックチップとHBMを一つのパッケージに高密度実装する先端パッケージ技術の代表例。AIアクセラレーターの量産はこの実装能力に強く依存する。

ハイブリッドボンディング

バンプを介さず、銅電極と絶縁膜を直接接合してチップ同士を極めて高密度に接続する技術。HBMの多段積層や先端ロジックの3次元実装で適用が広がりつつある。

参考リンク

• WSTS 春季半導体市場予測（Recent News Release）
• Forecasts – WSTS
• 世界半導体市場統計（WSTS） – JEITA