深堀記事一覧へ戻る
SEMICON.TODAY 5 min · 2026.10.22

TSMC CoWoSの一部が米国へ―GFとの20億ドル契約が示すAIパッケージングの地政学

この記事を読むのにかかる時間: 5 分

AI半導体の供給制約は、TSMCの先端ロジックやHBMだけではない。GPUを作っても、HBMと高密度につないで1つのパッケージに仕上げられなければ、AIサーバーには載らない。GlobalFoundries(GF)が2026年10月8日に発表したTSMCとの製造契約は、その“つなぐ部品”を米国でつくる取り組みである。

この記事のポイント
■ GlobalFoundriesは2026年10月8日、TSMCのCoWoS向けシリコンインターポーザーを米国で供給する製造契約を発表した
■ 契約は複数年・総額20億ドルで、当初の期間は5年。GFはニューヨーク州Maltaの拠点に製造能力を追加する
■ 量産は2028年前半にMaltaで立ち上がり始める見込み
■ 契約はTSMCの最先端ロジックの製造をGFが担うという意味ではなく、CoWoSエコシステム向けの部材供給である
■ 米国での供給は、AI半導体サプライチェーンの地理的な分散という意味を持つ

最先端のAIチップは、GPUとHBMを「インターポーザー」という配線の土台の上に並べて1つにまとめる。今回の契約は、その土台をTSMCに代わってGFが米国で作るというもの。工場の“本丸”ではなく、詰まりやすい“部品”を米国に分散させる動きである。

何が発表されたのか

GlobalFoundriesは10月8日、TSMCと製造契約を結び、TSMCのCoWoS先端パッケージング向けに米国でシリコンインターポーザーを供給する体制を確立すると発表した。契約は複数年で総額20億ドル、当初の期間は5年である。GFはニューヨーク州Maltaの拠点に製造能力を追加し、AIとHPC(高性能計算)向けの需要を支える。発表では、埋め込み型のディープトレンチキャパシタ部品への対応にも触れている。

図1 契約の概要GF発表より

出典:各社・各団体の公表資料をもとにSEMICON.TODAY編集部作成

図2 今後のスケジュール

出典:各社・各団体の公表資料をもとにSEMICON.TODAY編集部作成

基礎から理解する:CoWoSとインターポーザー

CoWoSは、GPUやAI ASICとHBMを高密度につなぐTSMCの先端パッケージング技術である。インターポーザーは、ロジックダイとHBMの間に置かれる高密度の配線の土台で、パッケージの中で行き交う大量のデータを支える。

図3 CoWoSパッケージの概念図

出典:各社・各団体の公表資料をもとにSEMICON.TODAY編集部作成

「前工程が米国へ」ではない

今回の契約でGFが担うのは、TSMCの最先端ロジックの製造ではなく、CoWoS向けのシリコンインターポーザーである。この区別は重要だ。前工程でチップを作れることと、CoWoSで組み上げられることは別であり、AI半導体の制約は後工程・実装側にも広がっている。

図4 AIチップのサプライチェーンと契約の位置

出典:各社・各団体の公表資料をもとにSEMICON.TODAY編集部作成

日本企業への示唆

米国でインターポーザーの供給拠点を持つことは、地理的な分散、米国の半導体政策、顧客への近さの面で意味がある。装置・材料の面では、CMP、洗浄、検査、露光、エッチング、めっき、基板、熱材料が関わる。AIパッケージングの地理的な分散は、日本企業にとっても新たな営業機会になり得る。

注意すべき点

今回の契約は、TSMCの先端ロジックを米国へ移す話ではない。対象はCoWoS向けのシリコンインターポーザーという部材である。

量産の立ち上げは2028年前半の見込みであり、すぐにCoWoSの供給制約が緩むわけではない。また、発表では具体的な生産能力の数値は示されていない。

まとめ

GFとTSMCの契約は、AI半導体の制約が前工程だけでなく先端パッケージングへ移っていることを示す。CoWoSはGPUやAI ASICとHBMを高密度につなぐ基盤であり、AIの学習・推論・RAG・Agentic AIを支えるメモリ帯域に直結する。

米国でCoWoS向けインターポーザーの供給を確立することは、AIパッケージングの一部を米国のサプライチェーンへ広げる動きである。

用語解説

用語説明
CoWoSTSMCの先端パッケージング技術。GPUやAI ASICとHBMを高密度に接続する。
シリコンインターポーザーロジックダイとHBMを高密度に接続する、シリコン製の中間基板。
HBMDRAMを縦に積層した高帯域メモリ。AIアクセラレータの性能を引き出す。
前工程/後工程前工程はウエハ上に回路を作る工程、後工程はチップを組み立て・検査する工程。
HPCHigh Performance Computingの略。高性能計算。
ディープトレンチキャパシタシリコンに深い溝を掘って作るコンデンサ。電源の安定化に使われる。

出典(Sources)

・S1|GlobalFoundries|GlobalFoundries reaches agreement to establish U.S.-based supply of silicon interposers for advanced AI packaging|2026-10-08

本文での主な参照箇所:TSMCとの製造契約、複数年20億ドル・当初5年、Malta、2028年前半の量産立ち上げ

・S2|HPCwire|GlobalFoundries and TSMC Sign U.S. Manufacturing Deal for AI Packaging|2026-10-08

本文での主な参照箇所:複数年20億ドル契約、AI/HPC需要

※本記事は各社・各団体の公表資料および報道をもとに作成したものであり、特定の銘柄の売買を推奨するものではありません。記載内容は執筆時点の公開情報に基づきます。

この記事で取り上げた分野では、現在も採用が活発です。以下は、semicon.todayの編集部が記事のテーマをもとに選定した求人情報です。広告・PRではありません
※採用状況により求人内容が更新される場合があります

※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。

内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。

順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。

この記事は参考になりましたか?ぜひシェアしてください。