Rapidusが目指す“試作成功”の次――2nm量産に向けた2026年の正念場

この記事を読むのにかかる時間： 6 分

2026年4月11日、Rapidusは、新エネルギー・産業技術総合開発機構（NEDO）から2026年度計画・予算の承認を受けたと発表した。対象は、「日米連携に基づく2nm世代半導体の集積化技術と短TAT製造技術の研究開発」と、「2nm世代半導体向けチップレット・パッケージ設計製造技術の研究開発」である。

さらに2026年6月5日、Rapidusは、情報処理推進機構（IPA）から1,500億円の追加出資を受けたと発表した。発表によれば、同年初めにはIPAから1,000億円の出資を受け、民間32社からの出資を含めて1,676億円を調達していた。この追加資金は、2nm世代ロジック半導体の研究開発と量産技術確立を進めるための重要な資金基盤となる。

Rapidusは、北海道千歳市のIIM（Innovative Integration for Manufacturing）を拠点に、2nm世代ロジック半導体の短TAT製造を目指している。同社の取り組みは、単に日本で先端半導体を作るというだけの話ではない。AI、ロボット、エッジコンピューティング、車載、通信といった用途で、少量多品種・高性能チップを短期間で設計・製造する仕組みを作れるかが焦点である。

本稿では、Rapidusの2026年度計画と追加資金を起点に、2nm量産への課題、チップレット・パッケージの重要性、日本の半導体サプライチェーンへの意味を整理する。

2026年度計画の焦点：2nmと短TAT

Rapidusの2026年度計画で中心となるのは、2nm世代ロジック半導体の集積化技術と短TAT製造技術である。2nm世代とは、最先端ロジック半導体の製造世代を示す呼称であり、実際の物理寸法を単純に2nmと示すものではない。2nm世代では、従来のFinFETに代わり、GAA（Gate-All-Around）と呼ばれるトランジスタ構造が重要になる。GAAは、電流が流れるチャネルをゲートが周囲から囲む構造で、電流制御性を高めやすい。

Rapidusが掲げる短TATは、同社の差別化ポイントである。一般的な最先端ファウンドリでは、大量生産と高い稼働率が重視される。一方、Rapidusは、AI、ロボット、エッジ用途などで必要になる多様なチップを、短期間で試作・改良・量産へつなげることを狙う。エッジとは、クラウドではなく、端末、車両、工場設備など現場に近い場所を指す。

短TATを実現するには、装置をそろえるだけでは足りない。設計データ、プロセス条件、検査結果、歩留まりデータを高速に循環させる必要がある。設計と製造の距離を縮め、試作結果をすぐに次の設計へ反映する体制が求められる。Rapidusの挑戦は、先端ノードを量産するだけでなく、製造サービスの形を変える挑戦でもある。

追加1,500億円が示す資本負担の重さ

1,500億円の追加出資は、Rapidusの事業が大規模な資本投入を必要とすることを示している。半導体前工程ファブは、建屋、EUV露光装置、成膜装置、エッチング装置、検査装置、クリーンルーム、ガス・薬液・水処理設備に巨額の資金を要する。2nm世代では、装置価格も運用コストも高い。

Rapidusは同年初めに、IPAから1,000億円の出資を受け、民間32社からの出資を含めて1,676億円を調達していた。そこに今回の1,500億円が加わった。政府系資金の比重が大きいことは、2nmプロジェクトが民間企業単独では負担しにくい国家的投資であることを示す。

ただし、資金が増えれば成功が保証されるわけではない。先端ロジック量産では、顧客獲得、歩留まり、設計エコシステム、パッケージ、量産能力、価格競争力が同時に問われる。TSMC、Samsung Electronics（サムスン電子）、Intel Foundryはすでに巨大な顧客基盤と量産経験を持つ。Rapidusは、資金を量産技術と顧客価値へ変換する必要がある。

チップレット・パッケージがもう一つの本丸

NEDOが承認した2026年度計画には、2nm世代半導体向けチップレット・パッケージ設計製造技術の研究開発も含まれる。これは非常に重要である。AIや高性能計算（HPC）向け半導体では、1枚の巨大なチップだけで性能を伸ばすのではなく、複数のチップレットを1つのパッケージに統合する流れが強まっている。

チップレットとは、機能ごとに分割された小さな半導体チップである。演算、メモリ制御、I/O、AIアクセラレータなどを別々に作り、パッケージ内で接続する。これにより、歩留まり、設計自由度、異なるプロセスの組み合わせが改善しやすい。

Rapidusは、後工程についてRCSパイロットラインの本格稼働、2.xDおよび3Dパッケージ製造プロセスの検証、高効率・高性能チップレット・パッケージの設計・テスト技術開発を進めるとしている。2.xDとは、シリコンインターポーザや再配線層を使って複数チップを高密度に接続する実装方式を指す。3Dパッケージは、チップを垂直方向に積む実装方式である。

2nm前工程だけでなく、チップレットとパッケージを含めて開発することは、Rapidusが単なるファウンドリではなく、先端システム統合の入口を作ろうとしていることを示す。

2027年量産開始に向けた課題

Rapidusは、2027年の量産開始を目標としている。ここで最大の課題は、試作から量産へ移る壁である。半導体では、テストパターンが動作することと、顧客製品を安定して量産できることは別である。量産では、歩留まり、信頼性、ロット間ばらつき、顧客認証、納期、コストが問われる。

顧客にとっても、最先端ノードへの設計移行は大きな投資である。EDA、IP、PDK（Process Design Kit）、設計ルール、検証環境がそろっていなければ、顧客はチップを設計できない。PDKとは、特定の製造プロセスで設計するためのルール、モデル、ライブラリをまとめた設計キットである。

Rapidusが顧客を獲得するには、2nmプロセスの性能だけでなく、短TAT、設計支援、パッケージ、国内製造、安全保障上の安心感を組み合わせた価値提案が必要になる。TSMCと同じ土俵で大量生産コストを競うのではなく、少量多品種、高性能、短納期、国内サプライチェーンという領域で強みを作ることが現実的な道になる。

日本企業への示唆：総合力が問われる

Rapidusの成否は、同社だけで決まらない。2nm量産には、材料、装置、検査、EDA、IP、設計企業、パッケージ、基板、人材育成が必要である。日本企業は、フォトレジスト、洗浄薬液、CMP材料、成膜・エッチング装置、検査装置、精密部材で強みを持つ。Rapidusの立ち上げは、これらの企業が国内で先端プロセスに接続する機会になる。

一方で、国内サプライチェーンに求められる水準も高くなる。2nm世代では、材料欠陥、粒子、膜厚ばらつき、金属汚染、検査感度が歩留まりを左右する。サプライヤーは、単に製品を納めるだけでなく、プロセス改善やデータ解析に深く関与する必要がある。

Rapidusの2026年度計画は、日本半導体産業に対して、前工程だけでなく後工程、設計、検査まで含めた総合力を問うている。国内企業にとって、これは受け身の商機ではなく、共同開発の現場に入る機会である。

2026年は量産技術を形にする年

Rapidusの2026年度計画と追加1,500億円の資金調達は、2nm量産に向けた取り組みが次の段階へ進んだことを示す。2026年4月11日にNEDOが計画・予算を承認し、6月5日にIPAからの追加出資が完了したことで、同社は前工程と後工程の両面で開発を加速する。

半導体従事者が注目すべきなのは、Rapidusの挑戦が「2nmを作る」だけではない点だ。短TAT、チップレット、2.xD・3Dパッケージ、国内サプライチェーンを組み合わせ、少量多品種の先端チップ製造モデルを作ろうとしている。これはTSMCと同じ規模の量産を追うのではなく、日本が勝てる製造サービスを作る試みである。

2027年量産目標に向け、課題は多い。だが、2026年はその課題を具体的な装置、工程、顧客、設計環境へ落とし込む年になる。Rapidusを見ることは、日本半導体産業の実装力を見ることでもある。

用語解説

2nm世代

最先端ロジック半導体の製造世代を示す呼称。実際の寸法が単純に2nmという意味ではなく、性能、電力、面積の世代差を表す。

短TAT

Turn Around Timeを短くすること。半導体では、設計・試作・評価・改善のサイクルを短縮し、顧客製品の開発速度を上げる意味を持つ。

GAA

Gate-All-Aroundの略。トランジスタのチャネルをゲートが周囲から囲む構造。2nm世代以降の先端ロジックで重要になる。

チップレット

機能ごとに分割された小さな半導体チップ。複数のチップレットを1つのパッケージに統合することで、設計自由度や歩留まりを高めやすい。

PDK

Process Design Kitの略。特定の製造プロセスでチップを設計するためのルール、モデル、ライブラリをまとめた設計キット。

＊この記事は以下のサイトを参考に執筆しました。

参考リンク

• NEDO Approves Rapidus’ FY2026 Plan and Budget for 2nm Semiconductor Projects
• Rapidus Completes 150 Billion Yen Funding Round from Japan Government
• Rapidus Completes 150 Billion Yen Funding Round from Japan Government（PR Newswire）
• NEDO Approves Rapidus’ FY2026 Plan and Budget for 2nm Semiconductor Projects（日本語）