Lamとimecが協業を拡大、次世代3D集積技術の量産化推進とHigh-NA EUV向けドライレジスト活用へ

この記事のポイント

• Lamとimecが協業を拡大し、次世代3D集積技術の量産準備とHigh-NA EUV向け「Aether®」ドライレジストの共同開発を開始しました。
• AIコンピューティングの需要増に対応し、ヘテロジニアス集積（異種混合集積）や次世代3Dメモリの主要プロセス課題を解決します。
• High-NA EUV環境下でAetherを用い、20nm未満のルテニウム配線パターニングで高い電気的歩留まりを実証しました。
• 材料、堆積、エッチング、リソグラフィを包括した連携により、GAAやCFETなどの次世代構造の実用化を加速させます。

AIが再定義する半導体の性能スケーリング

大規模なAIモデルの学習や展開には、これまでにない演算性能、メモリ帯域幅、そしてエネルギー効率が求められています。これらの要求に応えることは、もはや単なるトランジスタのスケーリング（微細化）だけでは達成できません。チップが完全なシステムとしてどのように設計、接続、パッケージング、そして製造されるかがますます重要になっています。

この課題に対する業界の答えは、3次元方向で形作られつつあります。3D集積、アドバンストパッケージング、次世代メモリアーキテクチャ、そして新たなパターニング技術は、AIコンピューティングを実現する不可欠な要素です。これらにより、半導体メーカーは従来の微細化の制約を打破し、AI時代に求められる性能向上を実現することが可能になります。

こうした背景から、Lamは先端半導体技術の世界的研究機関であるimecとの長年にわたる戦略的協業を拡大しました。新たに「先端3D集積の実現」と「将来のHigh-NA EUVパターニングに向けたAether®ドライレジストの進展」という2つの共同研究開発に注力します。

3D集積技術の量産化に向けたLamとimecの取り組み

最先端のAIシステムは、ロジック、メモリ、インターコネクト（相互配線）技術が緊密に統合された構造に依存しています。これらの要素間でデータを効率的に移動させることは、個々のトランジスタ性能を向上させることと同等に重要です。

この状況が、複数の特殊化されたチップを単一システムに統合するアドバンストパッケージングやチップレットアーキテクチャの採用を後押ししています。3次元集積により、半導体メーカーはエネルギー効率を改善しながら、性能、メモリ容量、帯域幅を向上させることができます。

しかし、これらのアーキテクチャを量産可能にするには、材料、堆積、エッチング、パターニング、集積の各工程でのイノベーションが必要です。Lamの堆積およびエッチングにおける高度な能力と、imecの集積インフラを組み合わせることで、有望なイノベーションを実験室から量産製造へ移行させる速度を高めます。

共同研究では、厚膜絶縁膜堆積、非対称応力補正、ベベル堆積、プラズマダイシング、ならびにアドバンストパッケージングや将来のメモリアーキテクチャ向けプロセス検証などが対象となります。さらに、新たな電荷捕獲材料、精密多層堆積、高アスペクト比チャネルエッチング、深部メモリコンタクト、低抵抗配線といった、将来の3Dメモリ技術の課題解決にも取り組みます。

次世代High-NA EUVパターニングを拓く「Aether」ドライレジスト

システム規模の拡張には3D集積が貢献する一方、AIは最先端ロジックデバイスの継続的な進化にも依存しています。業界がオングストローム世代のノードに近づくにつれ、微細な構造とトランジスタ密度の向上を実現するためにHigh-NA EUVリソグラフィが必要とされています。

課題解決に向け、LamとimecはLamのAetherドライレジストプラットフォームの適用を進める共同研究を行っています。imecのHigh-NA EUV研究環境を活用し、解像度、感度、焦点深度（DOF）、確率論的欠陥（stochastic defectivity）の改善に注力しています。

また、より微細なピッチにおけるルテニウム直接金属エッチングを含む、先端インターコネクト向けパターニングも共同研究の対象です。これにより、将来のロジックノードにおける配線の低抵抗化と電気的性能の向上が期待されます。

すでに共同研究において、20nm未満のルテニウム直接金属エッチング配線に対するHigh-NA EUV単一露光パターニングが実証されています。ウェーハ全面において、20nmピッチでブリッジ欠陥に敏感なフォーク構造で100%、断線に敏感なミアンダ構造で90%を超える電気的歩留まりを達成しました。Aetherによるパターニングは、マルチパターニングの複雑さを低減し、製造性を向上させる有望なアプローチとして示されています。

Aetherは、Lamの「Akara®」エッチングシステムや「Striker®」ALDポートフォリオとともに、将来のAIコンピューティングを担うGAA（Gate-All-Around）やCFET（Complementary FET）アーキテクチャを支える包括的な取り組みの一環となっています。

AIに向けた半導体イノベーションの加速

AI時代は、半導体イノベーションの複雑さと緊急性の双方を高めています。先端パターニングやトランジスタアーキテクチャから、メモリ、パッケージング、システム統合に至るまで、テクノロジースタック全体でブレークスルーが求められています。

エコシステムのリーダーが連携して初期段階から製造上の課題を解決し、研究成果を量産ソリューションへ転換することで、技術進歩のスピードを高めることができます。次世代3D集積の実現であれ、High-NA EUV向けAetherドライレジストの推進であれ、革新的なアイデアを製造可能な技術へと昇華させる速度を高めることが共通の目標です。

出典: 元記事を読む