長鑫存儲が第5世代DRAMの量産開始を発表、微細化技術を進化させ24Gb LPDDR5Xを展開

この記事のポイント

• 長鑫存儲が第5世代DRAM技術プラットフォーム「G5」の量産開始を発表。
• 4重露光技術などによりアクティブエリアのハーフピッチ11.95nmを実現し微細化を達成。
• ウェハあたりのダイ取得数が第4世代比で50%以上向上し、エネルギー効率やコスト面で優位性を確保。
• G5プラットフォームに基づく24Gb容量のLPDDR5X製品を展示し、すでに量産段階へ移行。

第5世代DRAMプラットフォーム「G5」の量産を開始

2026年9月20日、長鑫存儲は「世界製造業大会」において、第5世代DRAM技術プラットフォーム（以下「G5プラットフォーム」）の量産を開始したことを正式に発表しました。あわせて、同プラットフォームを基盤とする大容量LPDDR5X新製品を展示しました。本プラットフォームのプロセス水準は業界トップクラスの量産プロセスノードに匹敵し、長鑫存儲におけるハイエンドメモリ技術ロードマップの画期的なブレークスルーとなります。これにより、世界のメモリ産業に対して、より革新的でサプライチェーン強靭性の高いソリューションの選択肢を提供します。

コアプロセスにおける画期的な技術革新

G5プラットフォームは、主要なプロセス領域において業界をリードする複数の技術的ブレークスルーを実現しました。革新的な4重露光技術を採用することで、メモリアレイのアクティブエリア（有源区）ハーフピッチを11.95nmまで微細化し、世界最先端のメモリ量産プラットフォームのプロセス水準に迫っています。

また、プロセス工程の改革と新材料の採用により、キャパシタのアスペクト比は45:1を達成しました。さらに、DRAMプロセスに適合する高誘電率金属ゲート（HKMG）プロセスを開発し、G5プラットフォームのコア機能領域の高さを6762nmまで縮小することに成功しています。

研究開発の過程において長鑫存儲は、既存のプロセスモジュールを基礎とし、設計、開発、製造、保守など全ライフサイクルをカバーする独自のデジタルツインシステムを構築しました。この仮想開発ライン上に先端DRAMプロセスモデルを構築することで、研究開発の進捗を加速させました。あわせて、界面工学、サドル型フィン（Saddle-Fin）構造、Low-kスペーサービットラインなどのコアプロセスにおいてもブレークスルーを達成しています。

製品性能の向上と24Gb LPDDR5Xの量産展開

G5微細化プロセスのブレークスルーにより、メモリ密度は飛躍的に向上しました。1枚のウェハから得られるダイ数（DPW）は第4世代プラットフォーム比で少なくとも50％向上しており、製品のエネルギー効率やコスト抑制の面でも顕著な優位性を備えています。

今回の大会では、G5プラットフォームをベースとするLPDDR5X量産製品2種が展示されました。単一チップ容量はいずれも24Gbで、前世代の同種製品に比べて50％向上しています。パッケージ規格は496Ballおよび245Ballを採用し、中〜ハイエンドのスマートフォンやポータブル民生機器などの多様な用途に対応可能で、現在はすでに量産段階に入っています。

長鑫存儲は今後も世界市場の需要に向けて技術の刷新を推進し、より高性能で高信頼性のメモリ製品を投入することで、世界のデジタル産業の発展に強固な基盤メモリの支援を提供していくとしています。

※注：アクティブエリアハーフピッチ、アスペクト比、コア機能領域の高さは実製品の測定値であり、通常の測定誤差を含みます。向上率は長鑫存儲の第4世代技術プラットフォームとの比較に基づきます。ウェハあたりのダイ数（DPW）はすべて8Gbチップ基準に換算して算出されています。

出典: 元記事を読む