仮想ツインと機械学習でDRAM歩留まりを最適化、予測歩留まりを0.1%から78.5%へ改善

この記事のポイント

• DRAM製造の微細化に伴い、複数モジュール間の相互作用による系統的不良の特定が大きな課題となっています。
• SEMulator3D®を用いた仮想ツイン（Virtual Twin）と機械学習により、デジタル環境でプロセス変動を高精度に再現可能です。
• 8つの系統的故障モードを同時に最適化することで、予測歩留まりを0.1%から78.5%へと大幅に向上させました。
• ウェーハを用いた試作実験を大幅に削減し、製造現場に直接適用可能なインラインターゲットの導出を実現します。

複雑化するDRAM製造と系統的不良の課題

メモリ技術のスケーリングが進むにつれて、製造工程はますます複雑化しています。工程数の増加、プロセスウィンドウの狭小化、そして新たなばらつき（変動）要因の出現により、許容可能な歩留まりを達成することが一段と困難になっています。

特に歩留まり立ち上げ（イールドランプ）期間においては、系統的不良（Systemic Failures）が歩留まり低下の主要因として浮上しています。ランダム欠陥とは異なり、これらの系統的欠陥は複数のプロセスモジュール間の複雑な相互作用によって引き起こされるケースが少なくありません。歩留まりの迅速な改善と市場投入期間（Time-to-Market）の短縮には、根本原因の早期特定が不可欠です。しかし、従来の故障解析はウェーハ試作実験や統計解析に大きく依存しており、製造工程の複雑化に伴って解析速度の低下とコストの増大が課題となっていました。

仮想ツインと機械学習による故障予測アプローチ

そこで有効となるのが、高精度に較正された仮想ツインと機械学習（ML）による最適化です。プロセスエンジニアは、仮想製造モデルであるSEMulator3D®と機械学習最適化ツールのFabtex™ Yield Optimizerを組み合わせることで、プロセスの故障予測を行っています。

仮想ツインを活用すれば、実シリコンデータで較正されたデジタル環境において、プロセス変動を忠実に再現したDRAM歩留まり解析が可能です。さらに機械学習を適用することで、複数の故障メカニズムとプロセスの変更パラメータを同時に評価できます。この手法により、ウェーハを用いた実機実験を最小限に抑えつつ、効果的な歩留まり改善策を検証できるようになります。

DRAM仮想ツインの構築と実データによるモデル較正

本手法の具体的な実証として、DRAM製造プロセスの全シーケンスをカバーするSEMulator3Dモデル（仮想ツイン）を構築しました。モデル構築の過程では、プロセスシーケンス全体にわたって仮想計測（Virtual Metrology）の測定ポイントを設定しています。

続いて、実シリコンデータを基に機械学習を用いてモデルを較正しました。これにより、実際の製造環境で観察される挙動をデジタル空間上で極めて忠実に再現し、後続の故障解析や最適化プロセスの確固たる基盤を確立しました。

仮想計測による複数故障モードの同時検出

今回のケーススタディでは、あらかじめ特定されている8つの系統的故障メカニズムを組み込んだ、較正済みDRAM仮想ツインを構築しました。これらには、微細化されたDRAM重要構造間におけるショート、オープン、オーバーラップ関連の欠陥などが含まれます。

また、これらの欠陥を検出するために必要な仮想計測手法をモデル内で定義しました。各故障モードを計測可能な幾何学的条件に変換し、仮想計測を通じてモニタリングを行うことで、単一の解析スタディ内で複数の故障メカニズムを自動検出かつ同時に評価できる環境を整えました。

機械学習を活用したプロセスターゲットの最適化

較正された仮想ツインを活用し、機械学習を用いてプロセス変動や構造的なばらつきが8つの故障モードに与える影響を解析しました。

その後、定義された8つの故障モード全体で最も故障率が低くなる最適な製造ソリューション（具体的なプロセス条件の変更）を探索しました。個々の故障モードに対して個別に対処するのではなく、最適化ルーチンによって複数のプロセス変更がもたらす影響を同時に評価し、全体の合格率（Pass Ratio）を最大化するプロセスターゲットを導き出しました。

検証結果：予測歩留まりが0.1%から78.5%へ飛躍的に改善

機械学習に基づく最適化とリターゲティング解析を実施した結果、対象となった8つすべての系統的故障モードが大幅に低減しました。ベースラインとなった公称プロセス条件下では、予測総合歩留まりはわずか0.1%にとどまっていましたが、最適化後には8つすべての故障メカニズムで発生率が低下し、予測歩留まりは78.5%まで大幅に向上しました。

さらに、この解析から得られた最適化ソリューションは、実工場のインラインプロセスに直接適用できる具体的な管理目標値へと変換されました。これにより、系統的欠陥をさらに抑制するためにどのプロセスパラメータや構造パラメータを調整すべきかを、エンジニアが即座に特定できるよう支援します。

半導体開発における歩留まり改善の加速に向けて

今回の取り組みは、プロセスモデリングと機械学習の融合が、DRAMデバイス開発時の歩留まり改善をいかに加速できるかを実証しています。較正された仮想環境でプロセスのばらつきを再現し、同時最適化とリターゲティングを実行することで、膨大な時間とコストを要するウェーハ実験を行うことなく、複数のデバイス故障を検出し、広範なソリューション空間を効率的に探索することが可能になります。

出典: 元記事を読む