画期的なソフトウェアは、問題を早期に発見することで、チップメーカーの時間とコストを削減します。
このツールは、AI、機械学習、デジタルツインを活用し、市場投入までの時間を短縮します。
注目点：Fabtex™ Yield Optimizerは、ファブにおける量産（HVM）の歩留まり向上を目的として特別に設計された、Semiverse® Solutionsの新しいソフトウェアソリューションです。
この画期的なソフトウェアは、実績のある最適化手法、仮想シリコンデジタルツイン、インラインファブデータを活用することで、プロセスのばらつきを低減します。
重要性：プロセス関連の不具合による歩留まり低下は、解決に時間がかかり、市場投入までの時間を遅延させます。Fabtexは、このサイクルを短縮し、ウェーハテストと廃棄を最小限に抑えることでコストを削減します。
Fabtexは、SEMulator3D®で既に利用可能な顧客の仮想シリコンプロセスデータとインライン計測データを活用し、人工知能と機械学習（AI/ML）を適用することで、歩留まりをより迅速に向上させるための新しいインライン計測ターゲットを推奨します。
これは、ファブデータとAI/MLで学習させた公称仮想プロセスモデルを用いて、歩留まり向上のための計測目標変更を推奨する業界初のツールと考えられています。
「物理的なウェーハ上で何ヶ月もかけて連続的に実験を行うことなく、仮想的にプロセスウィンドウを調整できれば、歩留まり向上までの時間を節約し、市場投入までの時間を短縮できます」と、米国セミバース・ソリューションズのマネージングディレクター、ジョセフ・アービン氏は述べています。
Fabtexによる歩留まり向上結果
半導体メーカーは、パレート分析を用いた標準的な歩留まり改善アプローチを採用しています。このアプローチでは、プロセスを制限する個々の歩留まり低下要因を、影響度の高いものから順に一つずつ特定し、対処します。
この連続的な構築とテストの手法は、歩留まり最適化の進捗を制限し、最終的には技術を市場に投入する速度を低下させます。
残念なことに、特定の歩留まり低下要因を低減するために1つのプロセスを調整すると、意図せず他の場所で歩留まり損失が増加する可能性があります。
Fabtexは機械学習と仮想シリコンデジタルツインを活用することで、プロセス最適化サイクルを加速できます。
このアプローチにより、エンジニアは複雑なプロセス統合ステップ全体にわたる迅速な変動伝播と不確実性の定量化が可能になり、複数の歩留まり低下要因を一度に効率的に特定し、対処することができます。
Fabtex Yield Optimizerのデモでは、目標歩留まり達成までの期間を数週間短縮し、大幅なコスト削減を実現しています。1
Fabtexは実環境のケーススタディで大きな価値を実証
ウェーハデータと仮想シリコンを組み合わせることで、既に大きな価値が実証されています。
あるケースでは、大手デバイスメーカーが仮想シリコンアプローチを用いて、HVM（高機能仮想マシン）での新製品導入（NPI）テープアウトにおけるシステマティック欠陥を修正することができました。
NPIを修正せずに実行した場合、欠陥はラインエンドのeテストまでインラインのすべてのウェーハに影響を及ぼし、大きなスクラップと時間遅延を引き起こしていたでしょう。 NPIの早期段階で欠陥を捕捉・修正することで、数ヶ月もの時間を節約し、「初回から正しい」チップ出荷を実現しました。
別のデバイスメーカーにおける2つ目のケースでは、複数のプロセスステップの相互作用によって発生した欠陥を解決するためにFabtexが適用されました。このケースでは、技術統合が非常に複雑で、3D構造上に多くのプロセスが存在します。
相互作用の影響は、プロセスフローの最初からラインの途中まで、多くの技術モジュール間でも発生していました。これらは、多くのプロセスステップにまたがって解決するのが非常に困難な問題です。
結果として得られたプロセス修正により、他のシステマティック欠陥を発生させることなく、欠陥が除去されました。
仮想シリコンを使用することで、プロセスフローの中で最も重要なステップと、欠陥の原因となった根本原因を特定することができました。さらに、Fabtexはシリコン上で検証された欠陥の修正方法に関する推奨事項を提供しました。
結果として得られたプロセス修正により、他のシステマティック欠陥を発生させることなく、欠陥が除去されました。このアプローチにより、この頑固な欠陥モードにおける歩留まりが向上しました。
結論：Fabtexを使用すると、仮想処理とML/AIを活用することでビルド/テストのイテレーション期間を短縮できるため、追加の物理ウェハ処理の必要性が減り、製品の市場投入期間が短縮されます。
1 前提条件：デジタルツインなしの場合：シリコン改善イテレーション10回、1イテレーションあたり9週間。デジタルツインありの場合：シリコン改善イテレーション5回、1イテレーションあたり10週間。
関連情報
Fabtex™ イールドオプティマイザー – Lam Research
Semiverse® ソリューション – Lam Research
バーチャルツイン：課題の層 (YouTube)
バーチャルツインとプロセスモデリングによる半導体開発の加速
将来予想に関する記述に関する注意事項
本記事に記載されている歴史的事実以外の記述は将来予想に関する記述であり、1995年米国証券民事訴訟改革法のセーフハーバー条項の対象となります。こうした将来予想に関する記述は、(1) 市場および業界の動向と期待、(2) 製品の性能、(4) お客様に価値を提供する当社の能力など、これらに限定されるものではありません。これらの将来予想に関する記述に影響を与える可能性のある要因には、民生用電子機器業界、半導体業界、および経済全体における事業、経済、政治、および／または規制の状況が悪化または変化する可能性があること、顧客および競合他社の行動が当社の予想と一致しない可能性があることなどが挙げられます。貿易規制、輸出管理、関税、貿易紛争、その他の地政学的緊張により、当社の製品販売能力が阻害される可能性があります。サプライチェーンのコスト増加、関税、その他のインフレ圧力は、当社の収益性に影響を与えており、今後も影響を与え続ける可能性があります。サプライチェーンの混乱または製造能力の制約により、製品の製造および販売能力が制限される可能性があります。自然災害や人為的災害、疾病の発生、戦争、テロ、政情不安または政府による動乱または不安定、その他当社の管理が及ばない事象が、影響を受ける地域における当社の事業および収益に影響を及ぼす可能性があります。また、2025年6月29日を期末とする会計年度のForm 10-Kによる年次報告書に記載されているリスク要因など、証券取引委員会への提出書類に記載されているその他の要因もあります。これらの不確実性や変化は、将来の見通しに関する記述に重大な影響を及ぼし、実際の結果が期待と大幅に異なる可能性があります。当社は、本記事に記載されている情報または記述を更新する義務を負いません。
出典: 元記事を読む
※現在お読みいただいているこの記事は、国内外のニュースソース等から取得した情報を自動翻訳した上で掲載しています。
内容には翻訳による解釈の違いが生じる場合があり、また取得時の状況により本文以外の情報や改行、表などが正しく反映されない場合がございます。
順次改善に努めてまいりますので、参考情報としてご活用いただき、必要に応じて原文の確認をおすすめいたします。