生成AIや高性能計算の台頭により、世界中のデータセンターは処理能力だけでなく、膨大な電力消費にも対応する必要に迫られている。そうした中、2025年8月のECOC（欧州光通信会議）プレイベントでは「Co-Packaged Optics（CPO）」が主要トピックの一つとして取り上げられた。CPOとは、スイッチチップと光トランシーバーを一体化することで、伝送遅延と電力消費を大幅に抑制できる光電融合技術のことである。
本記事では、CPOの基本構造と最新技術動向を整理し、日本企業がこの技術をうまく活用するための技術戦略を探る。
なぜ今、CPOが求められるのか？
ChatGPTなどの生成AIは1回の応答に数十〜数百のGPU間通信を必要とし、AIトレーニングでは1モデルあたりEB級のデータ転送が行われるようになった。このため、従来の電気インターフェースでは伝送距離・遅延・消費電力の課題が表面化し、電力対性能比の悪化が懸念されている。
CPOの構造とそのメリット：消費電力最大70％削減
CPOは、スイッチASICと光エンジンを1つのパッケージ内に統合する構造を持つ。これにより、従来必要だった長距離の電気配線と再タイミング回路が不要となり、消費電力を最大70％削減できる。信号の遅延も抑えられ、1.6Tbps以上の高速通信を実現可能だ。
市場全体と主要各社の動向
調査会社IDTechExによると、CPO市場は2025年以降年平均成長率（CAGR）29％で拡大し、2035年には12億ドル規模に達すると見込まれている。
主要各社は、米NVIDIA、米Broadcom、米Ayar Labs。以下で各社それぞれの動向を見ていく。
NVIDIA：
自社の次世代InfiniBandスイッチにCPOを組み込み、AIデータセンター向けに最大50％の電力削減を実現する構想を発表。
Broadcom：
Tomahawk 5スイッチと組み合わせた「Bailly CPO」プラットフォームを披露し、70％の消費電力削減を証明。
Ayar Labs：
UCIe対応の光I/Oチップレット「TeraPHY」と外部光源「SuperNova」を開発し、最大8Tbpsの双方向通信を可能に。
さらに、光技術を利用したネットワークの標準化を行う業界団体OIF（光インターネットワーキングフォーラム）により、CPOの相互接続性や光エンジンの仕様に関する標準化が進行中。特に、UCIe（Universal Chiplet Interconnect Express）との連携は今後の多チップ集積において重要な鍵となる。
実装技術とパッケージングの課題
CPOでは光IC（PIC）と電子IC（EIC）を混載するため、高密度で熱的にも安定した実装技術が必要となる。現在は2.5Dのインターポーザ上に複数ダイを実装する構成や、3D TSVを用いた積層構造が主流であり、熱拡散材料や低損失な光導波路の開発も急務となっている。
また、CPOではスイッチチップと光エンジンを同一パッケージに収めるため、発熱源が集中する。このため熱シミュレーションや材料設計の工夫が求められる。また、複雑なパッケージ構造は製造歩留まりにも影響を与えるため、検査技術の高度化がカギとなる。
国内外で低消費電力かつ高伝送効率を実現する研究が進んでおり、日本の研究チームは消費エネルギー0.78pJ/bitの光トランスミッターを開発。400Gbps以上の高次変調（QAM-16）対応光モジュールの研究成果も報告されている。
ネットワークインフラ全体の構造を変える「構造転換」に
CPOは今後10年のデータセンターインフラを根本から変える可能性を秘めている。その一方、日本の半導体・材料・実装メーカーにとっては大きな技術転換点でもある。
対応すべき戦略は次の3点だ。
- 実装技術力の強化
熱・信号伝送・集積密度の観点から、2.5D/3Dパッケージング技術を核に据えた研究開発体制の構築。 - 国際標準への参画
OIF、COBO、UCIeといった国際標準化活動に積極的に関与し、自社技術を世界仕様に反映させる姿勢が必要。 - エコシステム連携
光エンジン、IC設計、パッケージング、OSATまで含めた国内外の連携体制構築が競争力の源泉となる。
CPOは、単なる技術革新ではなく、ネットワークインフラ全体の構造を変える「構造転換」そのものと言える。2025年の動向にどう向き合うかが、日本の技術者・企業に今求められている。
※この記事は以下の記事を参考に執筆しました。
参考リンク一覧（出典）
（参考：IDTechEx「Co‑Packaged Optics (CPO) 2025‑2035: Technologies, Market, and Forecasts」）
（参考：APNIC Blog「Co‑Packaged Optics — a deep dive」）
（参考：Commscope Blog「Co‑Packaged Optics: A Leap Forward for AI Data Center Efficiency」）
（参考：TechRadar「Nvidia is planning post‑copper 1.6Tbps network tech」）
（参考：Reuters「Nvidia CEO says power‑saving optical chip tech will need to wait」）
（参考：Investors.com「Broadcom Delivers Power‑Saving Switch For AI Clusters」）
（参考：OITDA「ECTC 2025速報 [Co‑Packaged Optics技術]」）
（参考：arXiv（Kawahara et al.）「High‑efficiency compact optical transmitter with a total bit energy of 0.78 pJ/bit」）
（参考：arXiv（Sturm et al.）「C2PO: Coherent Co‑packaged Optics using offset‑QAM‑16」）