今、半導体製造の最先端では「見えない欠陥」との戦いが熾烈を極めている――。
EUV（Extreme Ultraviolet：極端紫外線）リソグラフィは、波長13.5nm の極めて短い光を用いて、2nm 世代以降の微細な回路パターンを形成している。このように EUV の導入によって、より小さなトランジスタを高密度にチップ上に配置できるようになり、AIや高性能コンピューティングの性能を劇的に向上させる道が拓けたと言える。
しかし、光の波長が短くなればなるほど、製造上の精度要求も厳しくなる。わずか数 nm のズレが、製品不良や歩留まりの低下に直結するためだ。特に問題となるのが、マスクの欠陥、レジスト（感光剤）の変質、照明の歪みなど、目に見えないほど微小な異常である。
2025 年に米国・サンノゼで開催された半導体リソグラフィとパターニング技術に関する国際的なカンファレンス「SPIE AdvancedLithography + Patterning」では、こうした課題に挑む最新技術──「検査」と「補正」の最新技術が披露された。本稿では、KLA、ASML、Intel といった装置やチップ大手の取り組みを軸に、EUV量産時代に不可欠となる「欠陥制御」の進化を分かりやすく解説する。
歩留まり向上を左右する「欠陥制御」技術の数々
1.KLA：「「193nm 光」で EUV マスクの検査を加速する新方式
KLA は半導体製造における検査装置の最大手であり、とくに「欠陥検出」技術に強みを持つ。2025 年 2 月、「SPIE AdvancedLithography + Patterning」で同社は EUV 用マスクの検査に関する新たなアプローチを発表した。EUV マスクとは、EUV 光を照射する際に使われる回路パターンの原版のようなもの。このマスクに微細な欠陥（ゴミやピンホールなど）があると、完成品のチップにも不良が生じてしまう。従来、EUV マスクの検査には、実際の露光波長（13.5nm）を使った「アクティニック検査」が主流だった、これには高価な光源や専用装置が必要で、さらに検査時間もかかり、様々な課題があった。そこで KLA が提案したのが、「193nm 光を用いた高速かつ高精度な検査技術」。これは、より扱いやすい波長の光で EUV レベルの欠陥を再現・強調する画像処理アルゴリズムを組み合わせたもので、検査コストと時間を大幅に削減できる可能性がある。
2.ASML：High-NA 時代に向けた「露光中の補正」が進化
ASML は、現在、世界で唯一 EUV 露光装置を量産する企業。同社の技術進化は、そのまま EUV の性能向上と直結することになる。
2025 年の「SPIE Advanced Lithography + Patterning」では、ASML が開発を進める High-NA（高開口数）EUV 装置「EXE:5000」が初めて Intel に出荷されたと発表された。
High-NA とは、レンズの「光の集めやすさ」を表す指標で、NA 値が高くなるほど解像度が向上する。従来の EUV 装置（NA=0.33）に対し、High-NA 装置は NA=0.55 を実現し、2nm を超える世代に
対応できると期待されている。
しかし、NA 値が高くなることで、「焦点深度」が浅くなり、製造誤差が出やすくなるという新たな課題も浮上している。ASML はこれに対応するため、露光中にフォーカスを動的に補正する「リアルタイム補正」機能を装置に組み込み、焦点ブレを最小限に抑える技術を発表した。
3.Intel｜「6×12 インチ大型マスク」で露光面積の制約に挑む
EUV 装置には「露光フィールド」という制限がある。これは、一度に照射できるチップサイズの限界を意味する。特に前述したHigh-NA では光学系の制約から、1 回の露光で処理できる面積が従来の半分（26×33mm → 26×16.5mm）に縮小されてしまう。
このため、1 つの大型チップを作るためには「ステッチング」という複数回露光が必要になり、歩留まり低下や工程時間の増加を引き起こす。
Intel はこの制約を打破すべく、「6×12 インチの大型マスク」の採用を提案。これにより一度に広い範囲を露光できるようになり、ステッチングの必要性を減らすことで効率化が期待される。
ASML もこの提案に支持を表明し、装置対応を検討中だ。そかし、マスクメーカーやフォトレジスト業界との調整が必要であるため、標準化にはまだ遠いと思われる。
「検査」から「予測と補正」へ、EUV 量産の勝敗を分ける分岐点
EUV の微細化競争は、もはや「欠陥を見つける」だけでは間に合わない。発生前に予測し、発生時に補正し、発生後に影響を最小限に食い止める。そんなリアルタイムかつ多層的な対応が、求められているからだ。
今回紹介した KLA・ASML・Intel の取り組みは、いずれも「従来の限界」に挑戦するものである。KLA は、検査の速度と精度を両立し、ASML は装置内部で補正を完結させ、Intel は装置設計の物
理的制約を突破しようとしている。
半導体製造の現場において、「欠陥制御」がもはや後工程の課題ではなく、設計・露光・プロセスのすべてにまたがる「統合技術」になりつつあるのだ。