昨今の生成AIブームで、半導体業界は、高密度実装の限界を突き破る挑戦が続いている。中でも注目を集めているのが、ウエハ全体を丸ごと1チップ化したAI分野のコンピューティングシステム開発企業である米国Cerebrasの「Wafer-Scale Engine（WSE）」は1チップ化技術の究極系と言える。
また、チップレット開発企業である米国d-Matrixは、チップレットとインメモリ演算を組み合わせたin-package compute技術による新チップ「Corsair」を発表した。これら両社に共通するのは、後工程――つまり、3D実装・冷却・電源供給を一体最適化できるかが競争力の決め手となることだ。
そして、日本企業にとっては、2つ以上の半導体チップやウエハを直接接合する装置であるハイブリッドボンディング装置や熱伝導材料などの市場が拡大し、それにうまく対応すれば世界をリードでできる好機であるとも言える。
本記事では、Cerebrasの「Wafer-Scale Engine」とd-MatrixのCorsairの最新動向をメインに、日本企業がどう対応すべきかを考察する。
Cerebras WSE：「Wafer Scale Engine」搭載製品を発表
Reuters（ロイター）によれば、Cerebrasは2024年8月に「Wafer Scale Engine」搭載製品を発表した。そこでは予想されるコストを100万トークン（AIが文章を処理する際の最小単位）あたり、10セントへ圧縮すると強調している。
また、この製品はウエハに2Dメッシュ配線が形成されており、それぞれのコア間通信をゼロコピー化（データをコピーせずに、別の場所で利用できように）している。さらには、高熱化を防ぐために直接液冷＋真空パッケージを採用している。
d-Matrix Corsair：空冷と液冷のハイブリッド化が容易に
2024年11月、d-Matrixは「Corsair」を公開した。同社によるとLlama3 8Bモデルを単一サーバーで6万トークン/秒、70Bでも単一ラックで3万トークン/秒を達成したという。これはDigital In-Memory Compute（DIMC）と、チップレット間150 TB/sの帯域を持つ技術「DMX Link™」を融合した成果である。
複数のDRAMチップ積層が不要のため、実寸法の高さを抑えられるため、空冷と液冷のハイブリッド化が容易になる。チップレットは量産歩留まりも高い。すでに早期アクセス顧客向けにサンプル提供を行っており、2025年第2四半期に本格提供を開始する予定。
日本は「装置×材料×設計」三位一体戦略で進めよ
Cerebrasとd-Matrixの新技術をメインに、「後工程」の高密度実装動向を見てきた。日本の材料・装置メーカーは、歩留まりと減熱の課題を同時に解決できる技術を持っており、存在感を示せるポジションにあると言える。
この分野の日本企業と言えば、装置の東京エレクトロン、材料のレゾナック、基板のイビデンや新光電気工業など。これらの企業にとって、後工程においてパッケージング主導の設計思想が主流になる今こそ「装置×材料×設計」三位一体の戦略でビジネスを進める好機なのだ。
※この記事は以下のサイトを参考に執筆しました。
参考リンク
Cerebras launches AI inference tool to challenge Nvidia
d-Matrix Unveils Corsair, the World’s Most Efficient AI Computing Platform for Inference in Datacenters
Packaging, processor growth illustrate a young AI boom
Japan chip materials maker Resonac looks to chase deals after restructuring