2025年10月13日、欧州委員会は、米国内での半導体製造を強化し、サプライチェーンを強靭化することを目的とした法律「Chips Act」にもとづくIPF（原材料の受け入れから最終製品の出荷まで、製造工程全体を一貫して行うための施設）とOEF（EUの欧州半導体法）の初認定先を公表した。対象は、ドレスデンのESMC（欧州半導体製造会社）、オーストリアのams-OSRAM（IPF）、同じくドレスデンのインフィニオン（IPF）、そしてイタリア・カターニアのSTMicroelectronics（IPF）の4件である。これらの認定施設は、許認可の優先処理、共同実証の先行アクセス、さらに有事には優先発注に応じる運用枠組みなど、産業政策と危機対応を同一線上で扱う「優先レーン」に乗る。
並行して欧州は、先端ロジック、FD-SOI拡張、先端パッケージ、ワイドバンドギャップ、フォトニクスの5つのパイロットラインを正式化し、セレモニーを経てホスティング合意と体制整備が進み、稼働準備段階へと歩を進めた。研究と量産の間に橋を架け、装置・材料の適用検証から量産移管までの時間を詰める“量産ブリッジ”を、制度と現場の両輪で回し始めた格好だ。
本稿は、欧州が今何を優先し、どの工程で勝ちに行こうとしているのかを、①対象技術の地場形成、②官民ファイナンスの組成、③サプライヤ登録や共同開発への参画導線、という3つの視点から考察する。
IPFとOEFの4拠点が稼働開始
IPF（Integrated Production Facility）とOEF（Open EU Foundry）は、欧州域内で初めて生産される製品の製造拠点のことだ。ここでは、日常運用では許認可やインフラ手当の迅速化、共同実証への先行アクセスが受けられ、非常時には優先発注を受け入れる運用が想定される。政策とオペレーションが一つのレーンで連続的に設計されるため、量産を止めない仕組みそのものが制度に組み込まれている。
今回認定の4拠点のうち、ESMCはTSMC、Bosch、Infineon、NXPの合弁で、300mmのFinFET系成熟ノードを担う。最終計画は年48万枚、月換算で約4万枚である。
ESMCはオープンファウンドリとして株主外の顧客にも能力を開放し、欧州の車載・産業分野で厚い需要が見込まれる成熟ノードを地場で賄う体制の中核を担う。
ams-OSRAMは車載グレードを含む前工程の統合拠点化、インフィニオンのドレスデン拠点は電力ディスクリートとアナログ混載の一体運用、STMicroelectronicsは8インチSiCの垂直統合を欧州内で完結させる計画だ。いずれも国家補助の正式決定を土台とし、制度・投資・量産計画が同じ時間軸で進む。
5つのパイロットラインでラボから量産までのTATを短縮
欧州半導体法（European Chips Act）に基づき設立された「半導体共同事業体（Chips JU：Chips Joint Undertaking）」が推進する5つのパイロットラインは、試作からプロト投入、量産仕様への移管に至るまで、装置条件や材料銘柄、計測メトリクスを実データで集中製造する“現場”である。
先端ロジックの半導体研究開発プロジェクトであるNanoICは、レジスト、洗浄、回路パターンの寸法や膜厚などの物理量を精密に測定・分析する技術をライン内で整合させる実証基盤として、微細化が増加するプロセス統合の難易さに正面から取り組む。
半導体の高速化と低消費電力化を実現する次世代トランジスタ技術であるFD-SOIの拡張を担うフランスの先端半導体のパイロットライン立ち上げプロジェクトFAMESは、FD-SOI本来の低電力・低雑音の特性を核に、不揮発メモリやRF、3D統合を包含して応用側の適合を優先的に進める。実機条件に合わせて設計・プロセスを擦り合わせる“適合の速度”が成果を左右する。
先端パッケージの台湾APECSは、ヘテロ集積やチップレットをにらみ、熱、反り、界面という3つのボトルネックを工程横断で解決を目指す。
ワイドバンドギャップのラインは、SiCやGaNの外延、加工、欠陥密度をKPI管理し、高温・高電圧での劣化モデルを材料ロットの差で説明できるかどうかが鍵となる。
フォトニクスのPIXEurope（高度な光ICのパイロットライン）は、PDA（Process Design Kit）との互換性や、カプラ、変調器、受光器のライブラリ連携、さらに後工程まで含めて、光と電気のよりニーズに合ったデザインを生み出すことを目指し、量産ラインに反映する。
これらはすでに稼働準備へと移行している。設計―前工程―後工程をまたぐ評価リードタイムの短縮が、量産ブリッジのKPIとして重要度を増していくだろう。
測定系、サンプル数、ロット差の“再現性3点セット”を整備せよ
欧州半導体法（European Chips Act）」の予算コミットが進むにつれ、コンピテンスセンターや設計プラットフォームの整備が実装段階へ入り、研究者やスタートアップ、中小企業も設備・設計環境にアクセスしやすくなった。
装置・材料サプライヤにとっての入口は次の3つに集約される。第一に、パイロットラインの公募・調達に付随する共通仕様や検証スキームへの適合である。測定系、データ形式、再現性の基準といった事務要件を満たし、評価票のテンプレまで含めて合わせ切る構えが問われる。
第二に、IPF/OEF事業体のサプライヤ登録である。安全（ガス・薬液）、品質（ISOやIATF）、供給（在庫・BCP）の定量エビデンスを“定量パック”として1回で提示できるよう整える。装置であればログ出力や遠隔診断、レシピ移送のインタフェース仕様を、材料であればロット変動の統計（平均と標準偏差）を一次資料で添える。
第三に、国家補助案件の調達要件である。欧州内生産、トレーサビリティ、中小アクセスなどの政策要件は、入札段階での事前適合が前提となる場合が多い。
この領域は簡単に言うと“書類の勝負”である。本稿では測定系、サンプル数、ロット差を“再現性3点セット”と呼ぶ。FDCやSPCのログと工程変更票の整合、歩留まり、パーティクル、メタル汚染の許容域といった定番の論点を同一ロット・同一マスクで比較できる評価票に盛り込んでおく体制を整えることが大切だ。
タイミングに合った運用ができるチームの習慣化が勝敗の鍵
5つのパイロットラインは、ニーズの在り方や評価軸がそれぞれ異なる。サプライヤとしてこれに対応するには、条件票から評価、移管に至るTATを逆算し、自社の試作カレンダーを常時同期させることが第一歩となる。
次に、サプライヤ登録の定量パックを社内標準に落とし込み、一次資料の所在と更新手順を一本化する。
実証設計は、Process of Record（標準条件）と変更条件を、同一ロット・同一マスクで比較する評価票を共通化する。地域適合では、RoHSやREACH、機械安全やCEマーキングなど欧州特有の差分を出荷前にクリアしておくことが、納入TATを短くする近道である。
共同研究の契約雛形は、成果の帰属、データ共有、秘密区分をあらかじめ定義し、オープンアクセスの原則と自社ノウハウ保護の折り合いを、共有データの粒度設計で実現する。必要なものを必要な形式で、必要なタイミングに間に合わせる運用をチームで習慣化できるかどうかが、最終的に勝敗を分けることになる。
今こそ競争に勝てるタイミング
以上のような欧州半導体の動きに対して、日本企業はどういった対応をすればよいだろうか。まさに今こそ競争に勝てるタイミングではないだろうか。それぞれのラインの評価の領域が開かれている、再現性を証明し、欠陥やCD、電気特性を統合したデータを提示することが大切だ。
＊この記事は以下のサイトを参考に執筆しました。
参考リンク
- Milestone in strengthening Europe’s semiconductor manufacturing capacity under Chips Act reached
- Commission Decisions on strengthening Europe’s semiconductor manufacturing capacity under the Chips Act
- European Chips Act – Update on the latest milestones
- European Commission hosts a Ceremonial Event for the launch of Chips JU Pilot Lines
- EU invests $142 mln in Dutch photonic chip plants（Reuters）